KR970003207A - 반도체 메모리 장치의 클럭 발생 장치 - Google Patents

반도체 메모리 장치의 클럭 발생 장치 Download PDF

Info

Publication number
KR970003207A
KR970003207A KR1019950018972A KR19950018972A KR970003207A KR 970003207 A KR970003207 A KR 970003207A KR 1019950018972 A KR1019950018972 A KR 1019950018972A KR 19950018972 A KR19950018972 A KR 19950018972A KR 970003207 A KR970003207 A KR 970003207A
Authority
KR
South Korea
Prior art keywords
clock
memory device
control signal
semiconductor memory
generate
Prior art date
Application number
KR1019950018972A
Other languages
English (en)
Other versions
KR0142968B1 (ko
Inventor
정우섭
김규홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018972A priority Critical patent/KR0142968B1/ko
Priority to US08/669,700 priority patent/US5768213A/en
Priority to JP16986696A priority patent/JP3715716B2/ja
Publication of KR970003207A publication Critical patent/KR970003207A/ko
Application granted granted Critical
Publication of KR0142968B1 publication Critical patent/KR0142968B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

동작모드에 따라 선택적으로 동작되는 기능블럭의 동작 클럭을 선택적으로 공급하는 반도체 메모리 장치의 클럭 발생 장치에 관한 것이다. 상기의 클럭 발생 장치는 소정의 제어신호 및 클럭에 동기하여 신호를 처리하는 다수의 기능블럭과 반도체 칩의 외부로 부터 입력되는 시스템 클럭을 받아서 내부클럭을 발생하여 대응하는 기능블럭으로 상기 내부클럭을 다수의 공급하는 클럭 발생기를 구비하고, 상기 각각의 클럭발생기는 상기 대응하는 제어신호의 활성화시에 동작하여 내부클럭을 발생함을 특징으로 한다.

Description

반도체 메모리 장치의 클럭 발생 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리 장치의 클럭 발생 장치의 블럭도.

Claims (3)

  1. 반도체 메모리 장치에 있어서, 소정의 제어신호 및 클럭에 동기하여 신호를 처리하는 다수의 기능블럭과,반도체 칩의 외부로부터 입력되는 시스템 클럭을 받아서 내부클럭을 발생하여 대응하는 기능블럭으로 상기 내부클럭을 공급하는 다수의 클럭 발생기를 구비하고, 상기 각각의 클럭 발생기는 상기 대응하는 제어신호의 활성화시에 동작하여 내부클럭을 발생함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 클럭 발생기는 상기 기능블럭의 갯수만큼 구비함을 특징으로 하는 반도체 메모리 장치
  3. 반도체 메모리 장치에 있어서, 내부 클럭을 입력 및 제어신호의 활성화에 응답하여 메모리셀로부터 데이타를 독출하여 출력하는 데이타 출력수단과, 상기 제어신호의 활성화에 응답하여 상기 반도체 칩의 외부로부터 공급되는시스템 클럭에 동기된 내부 클럭을 상기 데이타 출력수단으로 공급하는 클럭 발생기로 구성됨을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018972A 1995-06-30 1995-06-30 반도체 메모리 장치의 클럭 발생 장치 KR0142968B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950018972A KR0142968B1 (ko) 1995-06-30 1995-06-30 반도체 메모리 장치의 클럭 발생 장치
US08/669,700 US5768213A (en) 1995-06-30 1996-06-24 Clock generating circuit for use in semiconductor memory device
JP16986696A JP3715716B2 (ja) 1995-06-30 1996-06-28 半導体メモリ装置のクロック発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018972A KR0142968B1 (ko) 1995-06-30 1995-06-30 반도체 메모리 장치의 클럭 발생 장치

Publications (2)

Publication Number Publication Date
KR970003207A true KR970003207A (ko) 1997-01-28
KR0142968B1 KR0142968B1 (ko) 1998-08-17

Family

ID=19419376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018972A KR0142968B1 (ko) 1995-06-30 1995-06-30 반도체 메모리 장치의 클럭 발생 장치

Country Status (3)

Country Link
US (1) US5768213A (ko)
JP (1) JP3715716B2 (ko)
KR (1) KR0142968B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090088B2 (ja) * 1996-09-17 2008-05-28 富士通株式会社 半導体装置システム及び半導体装置
JP3703241B2 (ja) * 1997-01-28 2005-10-05 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置
AU9798798A (en) * 1997-10-10 1999-05-03 Rambus Incorporated Power control system for synchronous memory device
US6154821A (en) 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6194926B1 (en) 1998-04-16 2001-02-27 Matsushita Electric Industrial Co., Ltd. Operation timing controllable system
JP2000030456A (ja) * 1998-07-14 2000-01-28 Fujitsu Ltd メモリデバイス
JP2000187981A (ja) * 1998-12-22 2000-07-04 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100301054B1 (ko) * 1999-04-07 2001-10-29 윤종용 데이터 입출력 버스의 전송 데이터율을 향상시키는 반도체 메모리장치 및 이를 구비하는 메모리 모듈
JP2000347761A (ja) * 1999-06-02 2000-12-15 Alps Electric Co Ltd 制御回路
JP3878431B2 (ja) * 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
EP1204016B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Power down protocol for integrated circuits
EP1204017B1 (en) * 2000-11-03 2007-04-11 STMicroelectronics S.r.l. Device and method for selectively powering down integrated circuit blocks
US6898683B2 (en) 2000-12-19 2005-05-24 Fujitsu Limited Clock synchronized dynamic memory and clock synchronized integrated circuit
US7000130B2 (en) * 2000-12-26 2006-02-14 Intel Corporation Method and apparatus for thermal throttling of clocks using localized measures of activity
JP2003007056A (ja) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp 半導体記憶装置
JP2003296296A (ja) * 2002-01-30 2003-10-17 Oki Electric Ind Co Ltd マイクロコントローラ
US6985041B2 (en) * 2002-05-02 2006-01-10 Intel Corporation Clock generating circuit and method
JP4242787B2 (ja) * 2004-01-20 2009-03-25 富士通株式会社 情報処理装置
US7251193B2 (en) * 2005-11-17 2007-07-31 Qualcomm Incorporated Pseudo-dual port memory where ratio of first to second memory access is clock duty cycle independent
US7643591B2 (en) * 2006-07-26 2010-01-05 International Business Machines Corproation Transition balancing for noise reduction /Di/Dt reduction during design, synthesis, and physical design
US7778624B2 (en) * 2006-09-01 2010-08-17 Wanda Ying Li Outdoor umbrella with audio system
US7802118B1 (en) 2006-12-21 2010-09-21 Nvidia Corporation Functional block level clock-gating within a graphics processor
US7958483B1 (en) * 2006-12-21 2011-06-07 Nvidia Corporation Clock throttling based on activity-level signals
US7797561B1 (en) * 2006-12-21 2010-09-14 Nvidia Corporation Automatic functional block level clock-gating
US7823107B2 (en) * 2007-10-19 2010-10-26 International Business Machines Corporation Transition balancing for noise reduction/Di/Dt reduction during design, synthesis, and physical design
US7760562B2 (en) * 2008-03-13 2010-07-20 Qualcomm Incorporated Address multiplexing in pseudo-dual port memory
KR100940838B1 (ko) * 2008-06-04 2010-02-04 주식회사 하이닉스반도체 반도체 집적회로의 클럭 신호 발생 장치 및 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701030B2 (ja) * 1987-10-09 1998-01-21 株式会社日立製作所 高速記憶装置の書込制御回路
US4953131A (en) * 1988-09-07 1990-08-28 Unisys Corporation Unconditional clock and automatic refresh logic
JP2925600B2 (ja) * 1989-11-07 1999-07-28 富士通株式会社 半導体記憶装置
US5563843A (en) * 1995-03-09 1996-10-08 Intel Corporation Method and circuitry for preventing propagation of undesired ATD pulses in a flash memory device

Also Published As

Publication number Publication date
US5768213A (en) 1998-06-16
KR0142968B1 (ko) 1998-08-17
JP3715716B2 (ja) 2005-11-16
JPH0934580A (ja) 1997-02-07

Similar Documents

Publication Publication Date Title
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR920020492A (ko) 시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식
TW374175B (en) Data output buffer control circuit of synchronous semiconductor memory device
KR920008768A (ko) 반도체기억장치
KR880011801A (ko) 반도체 기억장치
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR960030076A (ko) 디지탈신호 처리장치
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR970051090A (ko) 반도체 메모리장치의 펌핑전압발생기
KR960008858A (ko) 집적 회로 클럭킹 회로 장치
KR970023373A (ko) 동기식 반도체 메모리
KR910001771A (ko) 반도체 메모리 장치
KR900015434A (ko) 신호 발생회로
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
KR970068365A (ko) 통신제어장치 및 그것을 사용한 통신시스템
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR900013396A (ko) Dram 콘트롤러
KR960003103A (ko) 연합 헤테로젠니우스 필드 프로그래머블 게이트 어레이 논리 모듈 및 그 형성방법
KR960036681A (ko) 블럭킹 현상을 제거하기 위한 움직임 보상장치
KR970017609A (ko) 반도체기억장치
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR970051268A (ko) 반도체 메모리 장치의 내부 클럭 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment