KR920020492A - 시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식 - Google Patents

시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식 Download PDF

Info

Publication number
KR920020492A
KR920020492A KR1019920006673A KR920006673A KR920020492A KR 920020492 A KR920020492 A KR 920020492A KR 1019920006673 A KR1019920006673 A KR 1019920006673A KR 920006673 A KR920006673 A KR 920006673A KR 920020492 A KR920020492 A KR 920020492A
Authority
KR
South Korea
Prior art keywords
clock
read
write
access memory
frequency
Prior art date
Application number
KR1019920006673A
Other languages
English (en)
Other versions
KR100241835B1 (ko
Inventor
다까스기 아쭈시
Original Assignee
고스기 노부미쓰
오끼뎅끼 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고스기 노부미쓰, 오끼뎅끼 고오교오 가부시끼가이샤 filed Critical 고스기 노부미쓰
Publication of KR920020492A publication Critical patent/KR920020492A/ko
Application granted granted Critical
Publication of KR100241835B1 publication Critical patent/KR100241835B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Dram (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음

Description

시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예를 표시하는 시리얼 액세스 메모리의 개략 구성도,
제4도는 제1도중의 요부회로도,
제5도는 제1도의 타임차트.

Claims (4)

  1. 시리얼 데이타 격납용의 복수의 메모리셀이 배열된 시리얼 메모리 수단과, 외부 클록으로 동기하여 소정의 상기 메모리셀에 시리얼 데이타를 송출하는 라이트 수단과, 상기 메모리셀로 격납된 시리얼 데이터를 리드용 클록으로 동기하여 순차 읽어내는 리드수단과를, 소정의 반도체 칩내에 비치하고, 상기 외부 클록 및 리드용 클록의 주파수에 근거해서, 상기 라이트 수단 및 리드 수단의 동작 속도를 콘트롤하는 시리얼 액세스 메모리의 배속 콘트롤 방식에 있어서, 상기 반도체 칩내에, 상기 외부 클록의 상승 에지 및 강하 에지를 검출하는 리드용 에지 검출수단과, 상기 리드용 에지 검출 수단의 검출 결과에 근거해서, 상기 외부 클록에 대해서 2배의 주파수로 동기하는 상기 리드용 클록을 발생시키는 리드 클록 배속 수단과를, 설치한 것을 특징으로 하는 시리얼 액세스 메모리의 배속 콘트롤 방식.
  2. 제1항의 시리얼 액세스 메모리에 있어서, 외부로부터의 리드용 속도 절환 신호에 의해, 상기 리드용 클록의 주파수를 상기 외부 클록과 동일한 주파수 또는 2배의 주파수의 어느 것 한편으로 절환 제어하는 리드용 배속/노멀 절환 수단을, 상기 반도체 칩내에 시설한 시리얼 액세스 메모리의 배속 콘트롤방식.
  3. 제2항의 시리얼 액세스 메모리에 있어서, 상기 리드용 속도 절환 신호에 의해 상기 리드용 클록 배속 수단의 출력과 외부로부터의 외부 리드 클록과 어느 한편으로 절환하여, 해당 절환 결과를 상기 리드용 클록으로서 출력하는 리드 클록 절환 수단을, 상기 반도체 칩내에 시설한 시리얼 액세스 메모리의 배속 콘트롤방식.
  4. 제2항의 시리얼 액세스 메모리에 있어서, 상기 외부 클록의 상승 에지 및 강하 에지를 검출하는 라이트용 에지 검출 수단과, 상기 라이트용 에지 검출 수단의 검출 결과에 근거해서 상기 외부 클록에 대해서 동일 또는 2배의 주파수로 동기하는 라이트용 클록을 발생시켜, 해당 라이트용 클록을 상기 라이트 수단에 공급하는 라이트용 클록 배속 수단과, 외부로부터의 라이트용 절환 신호에 의해, 상기 라이트용 클록의 주파수를 상기 외부 클록과 동일 또는 2배의 주파수 어느 한편으로 절환제어하는 라이트용 배속/노멀 절환수단과를, 상기 반도체 칩내에 설치한 것을 특징으로 하는 시리얼 액세스 메모리의 배속 콘트롤방식.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006673A 1991-04-25 1992-04-21 시리얼 엑세스 메모리의 배속 콘트롤 방식 KR100241835B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1991-095897 1991-04-25
JP3095897A JP2999845B2 (ja) 1991-04-25 1991-04-25 シリアルアクセスメモリの倍速コントロール方式

Publications (2)

Publication Number Publication Date
KR920020492A true KR920020492A (ko) 1992-11-21
KR100241835B1 KR100241835B1 (ko) 2000-02-01

Family

ID=14150098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006673A KR100241835B1 (ko) 1991-04-25 1992-04-21 시리얼 엑세스 메모리의 배속 콘트롤 방식

Country Status (5)

Country Link
US (1) US5265049A (ko)
EP (1) EP0514017B1 (ko)
JP (1) JP2999845B2 (ko)
KR (1) KR100241835B1 (ko)
DE (1) DE69216469T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682182B1 (ko) * 2004-04-12 2007-02-12 주식회사 하이닉스반도체 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치 및그의 데이터 출력방법

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY109127A (en) * 1992-04-16 1996-12-31 Thomson Consumer Electronics Inc Multi port memory system
US5424996A (en) * 1992-09-29 1995-06-13 Hewlett-Packard Company Dual transparent latch
TW269038B (ko) * 1993-02-05 1996-01-21 Micron Technology Inc
US5450355A (en) * 1993-02-05 1995-09-12 Micron Semiconductor, Inc. Multi-port memory device
US5490112A (en) * 1993-02-05 1996-02-06 Micron Technology, Inc. Multi-port memory device with multiple sets of columns
JPH06274528A (ja) * 1993-03-18 1994-09-30 Fujitsu Ltd ベクトル演算処理装置
US5526316A (en) * 1994-04-29 1996-06-11 Winbond Electronics Corp. Serial access memory device
US5513139A (en) * 1994-11-04 1996-04-30 General Instruments Corp. Random access memory with circuitry for concurrently and sequentially writing-in and reading-out data at different rates
US5570381A (en) * 1995-04-28 1996-10-29 Mosaid Technologies Incorporated Synchronous DRAM tester
US5565816A (en) * 1995-08-18 1996-10-15 International Business Machines Corporation Clock distribution network
US5668982A (en) * 1995-11-30 1997-09-16 National Semiconductor Corporation System and method for using a half-clock module to implement computer timing control circuitry
JP3612634B2 (ja) * 1996-07-09 2005-01-19 富士通株式会社 高速クロック信号に対応した入力バッファ回路、集積回路装置、半導体記憶装置、及び集積回路システム
JP3500026B2 (ja) * 1997-01-27 2004-02-23 矢崎総業株式会社 データ変調装置、及びデータ変調方法
JP3500028B2 (ja) * 1997-01-29 2004-02-23 矢崎総業株式会社 データ復調装置、及びデータ復調方法
WO1998036417A1 (en) * 1997-02-13 1998-08-20 United Memories Inc. Clock doubler and minimum duty cycle generator for sdrams
AUPO647997A0 (en) * 1997-04-30 1997-05-22 Canon Information Systems Research Australia Pty Ltd Memory controller architecture
CN1103471C (zh) * 1998-04-08 2003-03-19 北京多思科技工业园股份有限公司 倍频数据传输装置及其传输方法
JP2003007056A (ja) 2001-06-18 2003-01-10 Mitsubishi Electric Corp 半導体記憶装置
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7539800B2 (en) * 2004-07-30 2009-05-26 International Business Machines Corporation System, method and storage medium for providing segment level sparing
US7389375B2 (en) 2004-07-30 2008-06-17 International Business Machines Corporation System, method and storage medium for a multi-mode memory buffer device
US7441060B2 (en) 2004-10-29 2008-10-21 International Business Machines Corporation System, method and storage medium for providing a service interface to a memory system
US7512762B2 (en) 2004-10-29 2009-03-31 International Business Machines Corporation System, method and storage medium for a memory subsystem with positional read data latency
US7356737B2 (en) * 2004-10-29 2008-04-08 International Business Machines Corporation System, method and storage medium for testing a memory module
US7395476B2 (en) * 2004-10-29 2008-07-01 International Business Machines Corporation System, method and storage medium for providing a high speed test interface to a memory subsystem
US7305574B2 (en) * 2004-10-29 2007-12-04 International Business Machines Corporation System, method and storage medium for bus calibration in a memory subsystem
US7277988B2 (en) * 2004-10-29 2007-10-02 International Business Machines Corporation System, method and storage medium for providing data caching and data compression in a memory subsystem
US7331010B2 (en) 2004-10-29 2008-02-12 International Business Machines Corporation System, method and storage medium for providing fault detection and correction in a memory subsystem
US7299313B2 (en) 2004-10-29 2007-11-20 International Business Machines Corporation System, method and storage medium for a memory subsystem command interface
JP4859440B2 (ja) 2005-01-19 2012-01-25 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7478259B2 (en) 2005-10-31 2009-01-13 International Business Machines Corporation System, method and storage medium for deriving clocks in a memory system
TWI293733B (en) * 2005-11-22 2008-02-21 Novatek Microelectronics Corp Asynchronous bus processing apparatus
US7685392B2 (en) 2005-11-28 2010-03-23 International Business Machines Corporation Providing indeterminate read data latency in a memory system
US7636813B2 (en) * 2006-05-22 2009-12-22 International Business Machines Corporation Systems and methods for providing remote pre-fetch buffers
US7640386B2 (en) 2006-05-24 2009-12-29 International Business Machines Corporation Systems and methods for providing memory modules with multiple hub devices
US7594055B2 (en) 2006-05-24 2009-09-22 International Business Machines Corporation Systems and methods for providing distributed technology independent memory controllers
US7584336B2 (en) 2006-06-08 2009-09-01 International Business Machines Corporation Systems and methods for providing data modification operations in memory subsystems
US7493439B2 (en) 2006-08-01 2009-02-17 International Business Machines Corporation Systems and methods for providing performance monitoring in a memory system
US7669086B2 (en) 2006-08-02 2010-02-23 International Business Machines Corporation Systems and methods for providing collision detection in a memory system
US7581073B2 (en) * 2006-08-09 2009-08-25 International Business Machines Corporation Systems and methods for providing distributed autonomous power management in a memory system
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7477522B2 (en) * 2006-10-23 2009-01-13 International Business Machines Corporation High density high reliability memory module with a fault tolerant address and command bus
US7721140B2 (en) 2007-01-02 2010-05-18 International Business Machines Corporation Systems and methods for improving serviceability of a memory system
US7603526B2 (en) 2007-01-29 2009-10-13 International Business Machines Corporation Systems and methods for providing dynamic memory pre-fetch
US7606988B2 (en) * 2007-01-29 2009-10-20 International Business Machines Corporation Systems and methods for providing a dynamic memory bank page policy
KR101150524B1 (ko) * 2010-07-13 2012-06-04 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 상 변화 메모리 장치
KR20150086715A (ko) * 2014-01-20 2015-07-29 에스케이하이닉스 주식회사 클럭 더블러 및 이를 포함한 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4476401A (en) * 1983-01-31 1984-10-09 Motorola, Inc. Write strobe generator for clock synchronized memory
JPS6021628A (ja) * 1983-07-15 1985-02-04 Ricoh Co Ltd プログラマブルロジツクアレイ
US4608678A (en) * 1983-12-23 1986-08-26 Advanced Micro Devices, Inc. Semiconductor memory device for serial scan applications
US4710966A (en) * 1984-01-04 1987-12-01 Itek Corporation Digital frame processor pipe line circuit
DE3416610A1 (de) * 1984-05-05 1985-11-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Pufferspeicher fuer eine eingangsleitung einer digitalen vermittlungsstelle
JPS61264817A (ja) * 1985-05-18 1986-11-22 Fujitsu Ltd クロツク信号発生回路
JPH07111822B2 (ja) * 1986-03-07 1995-11-29 株式会社日立製作所 半導体記憶装置
EP0272869B1 (en) * 1986-12-19 1993-07-14 Fujitsu Limited Dual port type semiconductor memory device realizing a high speed read operation
JP2577926B2 (ja) * 1987-02-20 1997-02-05 日本テキサス・インスツルメンツ株式会社 画像データの書き込み及び読み出し方法
JPH01165280A (ja) * 1987-12-21 1989-06-29 Seiko Epson Corp 倍速変換回路
JPH0642196B2 (ja) * 1988-06-09 1994-06-01 株式会社東芝 倍密度走査用ラインメモリ
JPH0268794A (ja) * 1988-09-02 1990-03-08 Matsushita Electric Ind Co Ltd スタティック・ランダムアクセスメモリ
JPH0283891A (ja) * 1988-09-20 1990-03-23 Fujitsu Ltd 半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682182B1 (ko) * 2004-04-12 2007-02-12 주식회사 하이닉스반도체 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치 및그의 데이터 출력방법

Also Published As

Publication number Publication date
JP2999845B2 (ja) 2000-01-17
KR100241835B1 (ko) 2000-02-01
DE69216469D1 (de) 1997-02-20
EP0514017B1 (en) 1997-01-08
EP0514017A3 (en) 1993-10-06
DE69216469T2 (de) 1997-07-31
JPH04326270A (ja) 1992-11-16
EP0514017A2 (en) 1992-11-19
US5265049A (en) 1993-11-23

Similar Documents

Publication Publication Date Title
KR920020492A (ko) 시리얼 엑세스 메모리의 배속(倍速) 콘트롤 방식
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR920013462A (ko) 반도체 기억장치
KR920010631A (ko) 동기형 다이나믹 ram
KR960012013A (ko) 동기형 반도체 기억 장치
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR880011803A (ko) 메모리 장치
EP1026692A3 (en) Data output buffers in semiconductor memory devices
KR950034777A (ko) 반도체 기억장치
KR900015434A (ko) 신호 발생회로
GB2286911B (en) Data output buffer control circuit
KR910001771A (ko) 반도체 메모리 장치
KR960042730A (ko) 반도체기억장치
KR100265599B1 (ko) 데이터 윈도우 제어장치 및 그 방법
KR970017609A (ko) 반도체기억장치
KR19980041606A (ko) 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치
KR100399895B1 (ko) 고속의 데이터 라이트를 위한 디디알 메모리
JP3166828B2 (ja) 半導体メモリ装置
KR100412061B1 (ko) 싱크 디램 데이타 패스에서의 시스템 클럭 동기 방법
JPS54123841A (en) Semiconductor integrated memory element
JPH01317298A (ja) アドレス制御方式
KR100228422B1 (ko) 고효율 고속동기형 마스크 롬
KR100205305B1 (ko) 페이지 모드회로
KR920014301A (ko) 마이크로 콘트롤러를 이용한 톤 발생장치
KR100453949B1 (ko) 반도체장치의 작동 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091022

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee