KR100228422B1 - 고효율 고속동기형 마스크 롬 - Google Patents

고효율 고속동기형 마스크 롬 Download PDF

Info

Publication number
KR100228422B1
KR100228422B1 KR1019950054619A KR19950054619A KR100228422B1 KR 100228422 B1 KR100228422 B1 KR 100228422B1 KR 1019950054619 A KR1019950054619 A KR 1019950054619A KR 19950054619 A KR19950054619 A KR 19950054619A KR 100228422 B1 KR100228422 B1 KR 100228422B1
Authority
KR
South Korea
Prior art keywords
clock
latch
latching
unit
output
Prior art date
Application number
KR1019950054619A
Other languages
English (en)
Other versions
KR970054177A (ko
Inventor
김재형
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950054619A priority Critical patent/KR100228422B1/ko
Publication of KR970054177A publication Critical patent/KR970054177A/ko
Application granted granted Critical
Publication of KR100228422B1 publication Critical patent/KR100228422B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 고효율 고속동기형 마스크롬에 관한 것이다. 본 발명은 외부로부터 공급된 고전위의 공급전원을 소정레벨의 구동전원으로 하강시켜 각부에 공급하는 전원레벨 변환수단과; 상기 전원레벨 변환수단으로부터 구동전원을 공급받아 칩인에이블 버퍼로부터 칩인에이블신호가 입력됨에 따라 외부중앙처리장치로부터 공급되는 외부클럭에 내부클럭을 동기시키는 기준신호를 발생하여 각 래치부의 동기클럭을 발진하는 상기 클럭발진부에 공급하는 발진 클럭 동기수단과; 상기 제1 및 제2어드레스 버퍼부로 부터의 X, Y어드레스를 래치하기 위한 제1 및 제4래치부와; 상기 제1 및 제2프리디코더로 부터의 X, Y어드레스를 래치하기 위한 제2 및 제5 래치부와: 상기 제1 및 제2메인 디코더를 통해 디코딩된 X, Y어드레스를 래치하기 위한 제3 및 제6 래치부와; 상기 센스앰프를 통해 증폭된 데이터를 래치하기 위한 제7 래치부와; 상기 제7 래치부를 통해 래치된 데이터를 페이지 어드레스 버퍼부의 출력신호에 따라 다중화하는 다중화부와; 상기 다중화부의 출력을 래치하는 제8래치부를 포함하고, 제8래치부의 데이터를 출력하도록 출력버퍼부를 인에이블시켜 주기 위한 출력인에이블 버퍼부를 포함하고, 상기 제1 내지 제8 래치부는 상기 클럭발진부로부터 발생된 클럭신호에 동기되어 신호를 래치하는 것을 특징으로 한다.

Description

고효율 고속동기형 마스크롬
제1도는 종래의 기술에 따른 동기형 마스크롬의 블록구성도.
제2도는 본 발명에 의한 고효율 고속동기형 마스크롬의 블록 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭 발진부 11, 21 : 제1 및 제2 어드레스 버퍼부
12, 14, 16, 22, 24, 26, 32, 53 : 제1 내지 제8 래치부
30 : 메모리 셀 어레이 40 : 칩인에이블 버퍼부
100 : 전원레벨 변환부 200 : 발진클럭 동기부
본 발명은 동기형 마스크롬에 관한 것으로서, 특히 동기형 마스크롬에 저전압 유지회로 및 외부클럭에 빠른 속도로 적응하도록 하는 회로를 추가하는 고효율 고속 동기형 마스크롬에 관한 것이다.
일반적으로 마스크롬은 비휘발성 기억소자(Non-Volatile Memory)로서 전원을 끊더라도 소자내의 정보는 지워지지 않고 그대로 유지되는 기억소자이다.
즉, 한 트랜지스터로서 한 비트(BIT)의 저장상태를 실현하며, 저장된 데이터를 판독만 하게된다.
이와 같이, 마스크롬은 제조업체가 사용자로부터 주문을 받아(ROM CODE) 마스크에 패턴을 형성한 후 실리콘웨이퍼에 데이터를 기록하여 영구히 사용하는데, 이는 프로그램된 데이터를 사용 중에 바꿀 필요가 없고 데이터를 판독만 함으로써, 게임기의 게임팩, 사무자동화(OA : Office Automation), 전자수첩이나 프린터 등의 문자 데이터를 저장하는 비교적 단순화된 셀 구조를 갖는다.
또한, 단위 셀 당 비트 가격이 가장 낮아 사용자가 개발 완료된 시스템을 대량생산할 경우에 많이 사용된다.
종래의 동기형 마스크롬은 제1도에 도시된 바와 같이 시스템의 각 래치부에 필요한 클럭을 공급하는 클럭 발진부(10)와, 각 데이터가 기록된 메모리 셀 어레이(Memory Cell Array)(30)에서 특정 셀의 데이터를 판독하기 위해 해당 셀의 X, Y어드레스의 TTL(Transistor Transistor Logic)입력신호를 내부적인 CMOS (Complementary Metal Oxide Semiconductor)레벨로 변환 버퍼링하는 제1 및 제2어드레스 버퍼부(11), (21)에서 출력된 어드레스 신호를 상기 클럭 발진부(10)로부터 공급된 클럭에 동기되어 각각 래치하는 제1 및 제4 래치부(12), (22)와 상기 제1 및 제4 래치부(12), (22)를 통해 출력된 각각의 어드레스(X, Y)에 해당하는 셀을 선택하기 위한 로딩(Loading)등으로 인해 각각의 속도가 지연되지 않도록 2차로 분리하여 디코딩하는 제1 및 제2프리디코더(13), (23)에서 출력된 각 어드레스신호(X, Y)를 상기 클럭발진부(10)로부터 공급된 클럭에 동기되어 소정주기 래치하여 상기 제1 및 제2메인 디코더(15), (25)로 출력하는 제2 및 제5래치부(14), (24)와, 상기 제1 및 제2메인디코더(15), (25)로부터 각각 출력된 어드레스신호(X, Y)가 제3 및 제6 래치부(16), (26)를 통해 소정주기 래치된 후 입력됨에 따라 해당 어드레스(X, Y)의 셀에 기록된 데이터를 판독하는 메모리셀 어레이(30)와, 상기 메모리 셀 어레이(30)로부터 판독된 해당셀의 미세한 데이터신호를 일정 레벨로 증폭한 후 상기 클럭발진부(10)로부터 공급된 클럭에 따라 소정주기 래치하는 센스(Sense) 앰프 및 제7 래치부(31), (32)와, 상기 센스앰프 및 제 7래치부(31), (32)를 통해 센싱(Sensing) 및 소정주기로 래치되어 출력된 데이터를 버퍼링하여 출력단을 구동하는 출력버퍼부(33)로 구성된다.
이와 같이 구성된 종래의 동기형 마스크롬은 각 데이터가 기록된 메모리 셀 어레이(30)의 데이터를 판독하기 위해 해당셀의 로우(Row) 및 칼럼(Column) 어드레스(X, Y)를 선택한다. 이와 같이 제1 및 제2 어드레스 버퍼부(11), (21)에 의해 CMOS 레벨로 변환된 각 어드레스신호(X,Y)를 공급된 동기클럭에 의해 제1 및 제4 래치부(12), (22)에서 각각 래치된 후 각각 제1 및 제2 프리디코더(13), (23)에 출력한다.
제1 및 제4 래치부(12), (22)를 통과한 어드레스신호는 로딩(Loading) 등으로 인하여 속도가 지연되는 것을 방지하기 위해 제1 및 제2 프리디코더(13), (23)와 제1 및 제2 메인 디코더(15), (25)로 구분하여 디코딩하고, 상기 각 디코더 사이에 제2 및 제5 래치부(14), (24)를 두어 공급된 동기클럭에 따라 래치한다.
상기 각 디코더(13), (23), (15), (25)에 의해 디코딩된 각 X, Y 어드레스신호는 제3 및 제6 래치부(16), (26)를 통해 각각 래치한 후 메모리 셀 어레이(30)에 기록된 해당셀의 데이터를 판독한다.
이와 같이 판독된 해당 메모리셀의 데이터는 센스앰프(31)에서 일정레벨로 증폭하게 되는데, 이는 해당 메모리셀에서 선택된 데이터가 데이터 비트라인을 거쳐 출력단으로 전달하기까지는 비교적 전압스윙(swing) 폭이 작고 속도가 느리기 때문에 데이터 비트라인의 신호를 증폭하게 된다.
즉, 센스앰프(31)에서 비트라인과 더미라인의 전압차를 감지하여 증폭한 후 제7 래치부(32)로 출력한다. 상기 센스앰프(31)에서 증폭된 데이터는 제7 래치부(32)에서 상기 클럭발진부(10)로부터 공급된 클럭에 동기시켜 일정주기로 래치한 후 출력버퍼부(33)를 통해 버퍼링 하여 출력단을 구동한다.
여기서, 각 어드레스 신호를 래치하는 제1 내지 제6 래치부(12), (14), (15), (22), (24)와 출력 데이터를 래치하는 제7 래치부(33)는 클럭 발진부(10)에서 공급된 동일한 클럭에 일정주기로 동기시켜 래치한다.
그러나, 이와 같은 종래의 동기형 마스크롬은 응용분야인 전자수첩이나 프린터 등의 사무 자동화기기 그리고 빠른 속도를 요구하는 게임기등에 사용할 경우 많은 전력을 소모할 뿐만 아니라 외부의 동기클럭이 변했을 때 이를 수용할 수 없어 항상 외부의 클럭속도를 알고 다음에 동기형 마스크롬을 설계해야 하는 번거로움 및 판매시기를 맞추기 어려운 문제점이 있었다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 클럭회로와 래치회로를 추가하고 마스크롬의 각 블록을 세부적으로 나누어 기존의 동기형 마스크롬과 같이 슈퍼 파이프(Supper Pipeline) 방식의 개념을 도입하고 외부 클럭속도를 빠른 속도로 적응하는 회로를 추가하여 외부 클럭 속도와 독립적으로 구동하고, 또한 저전압에서 동작할 수 있도록 전원레벨 변환기(Voltage Down Convenrter)를 사용함으로써, 고효율 및 고속화하도록 하는 고효율 고속동기형 마스크롬을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 메모리셀 어레이의 데이터 판독을 위한 해당 셀의 X, Y 어드레스를 제1 및 제2 어드레스 버퍼부를 통해 버퍼링하고, 상기 제1 및 제2 어드레스 버퍼부로부터의 X, Y어드레스를 제1 및 제2프리디코더와 제1 및 제2 메인 디코더를 통해 디코딩하며, 제1 및 제2 메인 디코더로부터의 디코딩된 X, Y 어드레스에 해당하는 메모리셀 어레이의 해당셀의 데이터를 판독하며, 판독된 데이터를 셈스앰프를 통해 증폭한 후 출력버퍼부를 통해 출력하도록 하는 동기형 마스크롬에 있어서, 외부로부터 공급된 고전위의 공급전원을 소정레벨의 구동전원으로 하강시켜 각부에 공급하는 전원 레벨 변환수단과; 상기 전원레벨 변환수단으로부터 구동전원을 공급받아 칩인에이블 버퍼로부터 칩인에이블 신호가 입력됨에 따라 외부중앙처리장치로부터 공급되는 외부클럭에 내부클럭을 동기시키는 기준신호를 발생하여 각 래치부의 동기클럭을 발진하는 상기 클럭발진부에 공급하는 발진클럭 동기수단과: 상기 제1 및 제2 어드레스 버퍼부로부터의 X, Y어드레스를 래치하기 위한 제1 및 제4 래치부와; 상기 제1 및 제2 프로디코더로부터의 X, Y어드레스를 래치하기 위한 제2 및 제5 래치부와; 상기 제1 및 제2 메인 디코더를 통해 디코딩된 X, Y 어드레스를 래치하기 위한 제3 및 제6 래치부와; 상기 센스앰프를 통해 증폭된 데이터를 래치하기 위한 제7 래치부와; 상기 제7 래치부를 통해 래치된 데이터를 페이지 어드레스버퍼부의 출력신호에 따라 다중화하는 다중화부와: 상기 다중화부의 출력을 래치하는 제8 래치부를 포함하고, 제8 래치부의 데이터를 출력하도록 출력버퍼부를 인에이블시켜 주기 위한 출력인에이블 버퍼부를 포함하고, 상기 제1 내지 제8 래치부는 상기 클럭발진부로부터 발생된 클럭신호에 동기되어 신호를 래치하는 것을 특징으로 한다.
여기서, 발진클럭동기수단은 클럭발진부에 입력되는 기준클럭을 궤환루프를 통해 연속적으로 조정하여 외부 중앙처리장치로부터 공급된 클럭의 위상에 동기시킨 기준클럭을 상기 클럭발진부에 공급하는 위상비교기와 저역필터와 전압제어발진기로 구성된 위상동기루프로 이루어진다.
이하, 본 발명의 양호한 실시예를 첨부한 도면에 의거하여 자세히 설명하기로 한다.
제2도는 본 발명의 실시예에 따른 고효율 고속동기형 마스크롬의 블록 구성도이다.
제2도를 참조하면, 본 발명의 실시예에 따른 고효율 고속동기형 마스크롬은 외부로부터 공급된 고전위(5V)의 공급전원을 일정레벨의 구동전원(3.3V)으로 하강시켜 각부에 공급하는 전원레벨 변환부(100)와, 상기 전원레벨 변환부(100)로부터 구동전원(3.3V)을 공급받아 칩 인에이블신호(Chip Enable)신호가 입력됨에 따라 외부중앙처리장치(CUP, 도면상에 도시되지 않음)로부터 공급되는 클럭에 동기된 기준클럭을 발생하여 제1 내지 제8 래치부(12), (22), (14), (24), (16), (26), (32), (53)에 동기클럭을 공급하는 클럭발진부(10)에 공급하도록 위상동기루프(PLL)로 이루어진 발진클럭 동기부(200)와, 칩인에이블신호가 공급됨에 따라 각 데이터가 기록된 메모리셀 어레이(30)에서 특정셀의 데이터를 판독하기 위해 해당셀의 X, Y 어드레스의 TTL 입력신호를 내부적인 CMOS 레벨로 각각 버퍼링하는 제1 및 제2 어드레스 버퍼부(11), (21)와, 상기 제1 및 제2 어드레스 버퍼부(11), (21)에서 출력된 어드레스신호를 상기 클럭 발진부(10)로부터 공급된 클럭에 동기되어 각각 래치하는 제1 및 제4 래치부(12), (22)와, 상기 제1 및 제4 래치부(12), (22)를 통해 출력된 각각의 어드레스(X, Y)에 해당하는 셀을 선택하기 위한 로딩으로 인해 각각의 속도가 지연되지 않도록 2차로 분리하여 디코딩하는 제1 및 제2 프리디코더(13), (23) 및 제1 및 제2 메인 디코더(15), (25)와, 상기 제1 및 제2 프리디코더(13), (23)에서 출력된 각 어드레스신호(X, Y)를 상기 클럭발진부(10)로부터 공급된 클럭에 동기되어 소정주기 래치하여 상기 제1 및 제2 메인 디코더(15), (25)로 출력하는 제2 및 제5 래치부(14), (24)와, 상기 제1 및 제2 메인 디코더(15), (25)로부터 각각 출력되는 어드레스신호(X, Y)가 제3 및 제6 래치부(16), (26)를 통해 소정주기 래치된 후 입력됨에 따라 해당 어드레스(X, Y)에 기록된 데이터를 판독하는 메모리셀 어레이(30)와, 상기 메모리셀 어레이(30)로부터 판독된 해당셀의 미세한 신호를 칩인에이블신호에 따라 일정레벨로 증폭한 후 상기 클럭발진부(10)로부터 공급된 클럭에 따라 소정주기 래치하는 센스(Sense) 앰프 및 제7 래치부(31), (32)와, 상기 제7 래치부(32)를 통과한 데이터를 페이지 어드레스 버퍼부(51)로부터의 출력된 신호에 따라 다중화하여 출력하는 다중화부(52)와, 상기 다중화부(52)로부터 출력된 데이터를 동기클럭에 따라 래치하는 제8 래치부(53)와, 상기 제8 래치부(53)를 통해 얻어진 데이터를 칩인에이블신호 및 출력 인에이블버퍼부(34)로부터 공급된 출력 인에이블신호에 따라 버퍼링하여 출력단을 구동시키는 출력버퍼부(33)와, 상기 각부에 칩인에이블신호를 공급하여 구동시키는 칩인에이블 버퍼부(40)로 구성된다.
여기서, 발진클럭 동기부(100)는 클럭발진부(10)에 입력되는 기준클럭을 궤환루프를 통해 연속적으로 조정하여 외부 중앙처리장치(CPU)로부터 공급된 클럭의 위상에 동기시킨 기준클럭을 상기 클럭발진부(10)에 공급하는 위상 비교기, 저역필터, 전압제어 발진기(도면에 미도시)로 이루어진 위상동기루프(PLL)로 구성된다.
상기한 바와 같은 구성을 갖는 본 발명의 작용 및 효과를 제2도를 참조하여 상세히 설명하면 다음과 같다.
본 발명은 먼저 제2도에 도시된 바와 같이 전원레벨 변환부(100)에서 외부로부터 공급되는 전원(5V)을 일정레벨 하강시켜 구동전압(3.3V)을 각부에 공급함으로써, 저전력으로 마스크롬을 구동할 수 있도록 한다.
이와 같이 전원레벨 변환부(100)로부터 구동전압을 공급받아 칩인에이블 버퍼부(40)로부터 칩인에이블신호가 공급됨에 따라 각 데이터가 기록된 메모리 셀 어레이(30)의 데이터를 판독하기 위해 해당 셀의 로우(Row) 및 칼럼(Column) 어드레스(X, Y)를 선택한다.
즉, 제1 및 제2 어드레스 버퍼부(11), (21)에 의해 CMOS 레벨로 변환된 각 어드레스(X, Y)신호를 공급된 동기클럭에 의해 제1 및 제4 래치부(12), (22)에서 각각 래치한 후 각각 제1 및 제2 프리디코더(13), (23)에 출력한다.
제1 및 제4 래치부(12), (22)를 통과한 어드레스 신호는 로딩(Loading) 등으로 인해 속도가 지연되는 것을 방지하기 위해 제1 및 제2 프리디코더(13), (23)와 제1 및 제2 메인 디코더(15), (25)로 구분하여 디코딩하고, 상기 각 디코더 사이에 제2 및 제5 래치부(14), (24)를 두어 공급된 동기클럭에 따라 래치한다.
상기 각 디코더(13), (23), (15), (25)에 의해 디코딩된 각 X, Y어드레스 신호는 제3 및 제6 래치부(16), (26)를 통해 각각 래치한 후 메모리셀 어레이(30)에 기록된 해당셀의 데이터를 판독한다.
이와 같이 판독된 해당 메모리셀의 데이터는 칩인에이블 버퍼부(40)로부터 칩인에이블신호가 입력됨에 따라 센스앰프(31)에서 일정레벨로 증폭하게 된다.
즉, 해당 메모리셀에서 선택된 데이터가 데이터 비트라인을 거쳐 출력단으로 전달하기까지 비교적 전압스윙(Swing) 폭이 작고 속도가 느리기 때문에 데이터 비트라인의 신호를 증폭하게 되는데, 이는 센스앰프(31)에서 비트라인과 더미라인의 전압차를 감지하여 증폭한 후 제7 래치부(32)로 출력한다.
상기 센스앰프(31)에서 증폭된 데이터는 제7 래치부(32)에서 상기의 클럭 발진부(10)로부터 공급된 클럭에 동기시켜 일정주기로 래치한 후 다중화부(52)에서 페이지 어드레스 버퍼부(51)에서 출력된 신호에 따라 다중화한다.
상기 다중화부(52)에서 다중화된 데이터를 제8래치부(53)에서 입력하여 동기클럭에 따라 래치한 후 칩인에이블 버퍼부(40)와 출력 인에이블 버퍼부(34)로부터 인에이블신호에 따라 출력버퍼부(33)가 구동되어 버퍼링된 후 출력단을 구동하게 된다.
여기서, 각 어드레스 신호를 래치하는 제1 내지 제6 래치부(12, 14, 16, 22, 24, 26)와 출력 데이터를 래치하는 제7 및 제8 래치부(33), (35)는 발진 클럭부(10)에서 공급된 동일한 클럭에 일정주기로 동기시켜 래치하는데, 이는 각 버퍼 및 디코더 그리고 메모리셀 어레이, 다중화사이에 디플립플롭의 래치부를 구성하여 공급된 클럭신호에 동기되어 각부에서 수행한 값을 다음 부로 전송한다.
이와 같이, 클럭신호에 동기되는 각부의 지연시간만이 전체의 동작속도를 결정하므로, 매우 빠른 속도의 억세스타임(Access Time)을 갖게 된다.
또한, 초기의 대기클럭(Latency clock)은 클럭에 동기되어 각부의 수와 같게 되는데, 처음 몇 개의 대기클럭이 지난 다음에는 어드레스에 의해 선택 되어지는 메모리셀의 데이터 값이 출력하게 된다.
이때, 외부 중앙처리장치의 클럭의 속도를 따라가기 위해 위상동기루프와 같은 발진클럭 동기부(200)에 의해 클럭발진부(10)에서의 발진클럭의 위상을 동기시켜 외부의 어떤 클럭속도에서도 동작할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명은 외부로부터 공급된 고전위의 공급전원을 저전위로 하강시켜 공급하여 마스크 롬을 구동시킴으로써 소비전력을 줄일 수 있을 뿐만 아니라 위상동기루프와 같은 발진클럭 동기회로에 의해 클럭 발진부의 발진클럭을 동기시킴으로써, 점차 고속화되어가고 있는 외부의 중앙 처리장치 클럭속도에 의존하지 않고 어떤 외부 클럭속도에도 적용할 수 있는 마스크롬의 고효율, 고속화를 도모하는 데 지대한 효과가 있다.

Claims (2)

  1. 메모리셀 어레이의 데이터 판독을 위한 해당 셀의 X, Y 어드레스를 제1 및 제2 어드레스 버퍼부를 통해 버퍼링하고, 상기 제1 및 제2 어드레스 버퍼부로부터의 X, Y어드레스를 제1 및 제2프리디코더와 제1 및 제2 메인 디코더를 통해 디코딩 하며, 제1 및 제2 메인 디코더로부터의 디코딩된 X, Y 어드레스에 해당하는 메모리셀 어레이의 해당셀의 데이터를 판독하며, 판독된 데이터를 셈스앰프를 통해 증폭한 후 출력버퍼부를 통해 출력하도록 하는 동기형 마스크롬에 있어서, 외부로부터 공급된 고전위의 공급전원을 소정레벨의 구동전원으로 하강시켜 각부에 공급하는 전원레벨 변환수단과: 상기 전원레벨 변환수단으로부터 구동전원을 공급받아 칩인에이블 버퍼로부터 칩인에이블신호가 입력됨에 따라 외부중앙처리장치로부터 공급되는 외부클럭에 내부클럭을 동기시키는 기준신호를 발생하여 각 래치부의 동기클럭을 발진하는 상기 클럭발진부에 공급하는 발진클럭 동기수단과: 상기 제1 및 제2어드레스 버퍼부로부터의 X, Y어드레스를 래치하기 위한 제1 및 제4 래치부와; 상기 제1 및 제2프리디코더로부터의 X, Y 어드레스를 래치하기 위한 제2 및 제5래치부와; 상기 제1 및 제2메인 디코더를 통해 디코딩된 X, Y 어드레스를 래치하기 위한 제3 및 제6래치부와; 상기 센스앰프를 통해 증폭된 데이터를 래치하기 위한 제7 래치부와; 상기 제7래치부를 통해 래치된 데이터를 페이지 어드레스버퍼부의 출력신호에 따라 다중화하는 다중화부와; 상기 다중화부의 출력을 래치하는 제8 래치부를 포함하고, 제8 래치부의 데이터를 출력하도록 출력버퍼부를 인에이블시켜 주기 위한 출력인에이블 버퍼부를 포함하고, 상기 제1 내지 제8 래치부는 상기 클럭발진부로부터 발생된 클럭신호에 동기되어 신호를 래치하는 것을 특징으로 하는 고효율 고속 동기형 마스크롬.
  2. 제1항에 있어서, 상기 발진클럭 동기수단은 클럭 발진부에 입력되는 기준클럭을 궤환루프를 통해 연속적으로 조정하여 외부중앙처리장치로부터 공급된 클럭의 위상에 동기시킨 기준클럭을 상기 클럭발진부에 공급하는 위상비교기와 저역필터와 전압제어발진기로 구성된 위상동기루프로 이루어짐을 특징으로 하는 고효율 고속 동기형 마스크롬.
KR1019950054619A 1995-12-22 1995-12-22 고효율 고속동기형 마스크 롬 KR100228422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054619A KR100228422B1 (ko) 1995-12-22 1995-12-22 고효율 고속동기형 마스크 롬

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054619A KR100228422B1 (ko) 1995-12-22 1995-12-22 고효율 고속동기형 마스크 롬

Publications (2)

Publication Number Publication Date
KR970054177A KR970054177A (ko) 1997-07-31
KR100228422B1 true KR100228422B1 (ko) 1999-11-01

Family

ID=19443191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054619A KR100228422B1 (ko) 1995-12-22 1995-12-22 고효율 고속동기형 마스크 롬

Country Status (1)

Country Link
KR (1) KR100228422B1 (ko)

Also Published As

Publication number Publication date
KR970054177A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5930197A (en) Semiconductor memory device
KR100593271B1 (ko) 반도체 집적 회로 장치
US6188637B1 (en) Semiconductor memory device allowing reduction in power consumption during standby
US7411852B2 (en) Semiconductor memory device and method of adjusting same
JP3715716B2 (ja) 半導体メモリ装置のクロック発生回路
US6687169B2 (en) Semiconductor memory device for providing address access time and data access time at a high speed
JP2006344367A (ja) 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法
US7656742B2 (en) Circuit and method for sampling valid command using extended valid address window in double pumped address scheme memory device
KR100543937B1 (ko) 데이터 출력제어회로
JP3349994B2 (ja) 半導体記憶装置
JP2001167580A (ja) 半導体記憶装置
JPH06203553A (ja) 半導体集積回路装置
KR100265599B1 (ko) 데이터 윈도우 제어장치 및 그 방법
JP2002074953A (ja) 同期式半導体記憶装置、及びその入力情報のラッチ制御方法
JPH1079663A (ja) 内部クロック発生回路および信号発生回路
KR20000035737A (ko) 클럭 동기 시스템
US20040037140A1 (en) Sense amplifier drive circuits responsive to predecoded column addresses and methods for operating the same
JP4268726B2 (ja) 半導体装置
KR100228422B1 (ko) 고효율 고속동기형 마스크 롬
CN1096082C (zh) 具有流水线结构的高速同步掩模只读存储器
JP5113433B2 (ja) メモリコントローラ
US20020085427A1 (en) Semiconductor memory device for variably controlling drivability
KR100557996B1 (ko) 반도체 메모리 장치
JPH0831180A (ja) 半導体記憶装置
KR100846394B1 (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee