KR19980041606A - 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치 - Google Patents

Abstract

가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치는, 외부클럭을 인가되는 지연제어신호에 따라 지연 후 내부클럭으로서 출력하는 가변 딜레이와, 상기 외부클럭과 상기 출력되는 내부 클럭간의 위상차를 다각적으로 비교하여 검출하는 위상비교 검출기들과, 상기 비교검출기들중 하나의 비교출력을 로우패스 필터링하여 상기 지연 제어신호를 발생하는 제어신호 발생부와, 외부의 명령 및 어드레스의 조합에 응답하여 상기 위상비교 검출기들중의 어느하나를 인에이블하기 위한 선택신호를 제공하는 위상비교 선택기를 포함하는 위상지연 동기회로를 가짐을 특징으로 한다.

Description

가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치

본 발명은 외부로부터 공급되는 시스템 클럭에 응답하여 구동되는 동기형 반도체 메모리 장치에 관한 것으로, 특히 동작환경에 따라 가변 억세스 타임을 보장할 수 있는 동기형 반도체 메모리 장치의 위상지연 동기회로(Locked Loop)에 관한 것이다.

통상적으로, 동기 반도체 메모리 장치는 고속의 동작을 수행하기 위해 외부로부터 공급되는 시스템 클럭을 수신하여 칩 내부에서 필요로 하는 레벨의 클럭을 생성하는 버퍼를 채용하고 있다. 이러한 버퍼의 채용에 의해, 상기 버퍼의 출력을 수신하게 되는 칩내의 각 디바이스는 결국 상기 시스템 클럭에 맞추어 동작되는 양상이다. 그러나, 상기와 같은 버퍼는 단순히 외부로부터 공급되는 시스템 클럭을 지연하여 칩의 내부에서 필요로 하는 클럭을 발생하는 것이므로, 외부 시스템 클럭 과 상기 내부클럭의 위상차가 필연적으로 발생된다. 이러한 위상차로 인하여, 외부 시스템 클럭의 인가시 칩 내부의 동작은 항상 상기 위상차 만큼 늦게 동작하게 된다. 따라서, 외부로부터 공급되는 시스템 클럭과 동일한 위상을 가지기 위한 클럭 , 즉 외부로부터 공급되는 시스템 클럭에 완전히 동기되어 상기 시스템 클럭과 위상차가 0인 클럭을 생성하기 위한 연구가 본 분야에서 꾸준히 진행되어 왔는데 그중 하나가 위상지연 동기회로이다.

한편, 상기 동기형 반도체 메모리 장치중 동기 디램의 성능향상은 시스템의 구축환경에 따라 물리적으로 결정되어 진다. 일예로서 도 1을 참조하면, SDRAM 10과 CPU 20간에는 데이터 버스 15가 있을 경우, 노드 N1에는 데이터 DQ-DRAM이, 노드 N2에는 데이터 DQ-CPU가 도 2의 파형으로서 각기 나타난다. 여기서, 시스템 클럭 CLK를 기준으로 상기 SDRAM 10에서 출력되는 데이터의 출력속도는 도 2에서 tAC가 되는데 이것이 바로 억세스 타임이다. 상기 tAC의 제어는 수 나노초이하로 제어가 가능하나 tFLIGHT타임은 시스템 보오드에 의해 물리적으로 결정되며 하나의 데이터 라인에 연결되어 있는 동기 디램의 갯수에 따라 변화된다. 결국 상기 tFLIGHT타임의 증가는 상기 CPU 20에서의 데이터 셋업타임 tSET-UP을 취약하게 하고, 데이터 홀드타임 tHOLD은 마진을 많게 한다. 즉, 시스템 동작의 사이클 타임 tCK는 상기 tAC+tFLIGHT+tSET-UP에 의해 정해지다. 2000메가헤르츠 이상의 고성능 시스템의 경우에 상기 사이클 타임 tCK는는 5나노초 이하가 되어야하며 이 때 상기 tFLIGHTM는 시스템 성능을 결정한다고 할 수 있다. 통상적으로 사용되는 칩세트의 경우 tFLIGHT은 1에서 3나노초까지 변화한다. 결국 1나노초에서 200메가헤르츠로 동작하는 시스템의 메모리를 확장하게 되면 143메가헤르츠로 동작하게 된다고 할 수 있다. 이러한 이유는 상기 에스디램의 억세스 타임이 고정적으로 결정되어 있는데서 기인한다. 억세스 타임의 결정은 시스템 클럭을 받아 내부클럭을 출력하는 위상지연 동기회로에 의해 수행되는데, 이는 도 3에 나타나 있다.

도 3을 참조하면, 딜레이 동기 루프 30는 외부클럭 EXT.CK 과 귀환되는 내부클럭 CK-int을 비교하여 위상동기된 내부클럭을 생성하여 버퍼 40에 제공한다. 따라서, 내부 데이터는 상기 내부클럭에 응답하여 출력되는데 상기 내부 클럭의 딜레이는 미리설정되어 있으므로 억세스 타임은 고정된다.

상기한 바와 같이, 종래에는 억세스 타임이 고정되어 있기 때문에 시스템의 성능이 제한되는 문제점이 있다.

따라서, 본 발명의 목적은 상기한 바와 같은 문제점을 해결할 수 있는 동기반도체 메모리 장치를 제공함에 있다.

본 발명의 다른 목적은 동작환경에 따라 가변 억세스 타임을 보장할 수 있는 동기형 반도체 메모리 장치의 위상지연 동기회로를 제공함에 있다.

도 1은 일반적인 제어부와 동기디램간의 데이터 전달을 설명하는 블럭도.

도 2는 도 1에 따른 동작 타이밍도.

도 3은 통상적인 기술에서 보여지는 위상지연 동기회로도.

도 4는 본 발명에 따른 동기형 반도체 메모리 장치의 위상지연 동기회로도.

상기한 목적을 달성하기 위하여, 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치는, 외부클럭을 인가되는 지연제어신호에 따라 지연 후 내부클럭으로서 출력하는 가변 딜레이와, 상기 외부클럭과 상기 출력되는 내부 클럭간의 위상차를 다각적으로 비교하여 검출하는 위상비교 검출기들과, 상기 비교검출기들중 하나의 비교출력을 로우패스 필터링하여 상기 지연 제어신호를 발생하는 제어신호 발생부와, 외부의 명령 및 어드레스의 조합에 응답하여 상기 위상비교 검출기들중의 어느하나를 인에이블하기 위한 선택신호를 제공하는 위상비교 선택기를 포함하는 위상지연 동기회로를 가짐을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도 4에는 본 발명에 따른 동기형 반도체 메모리 장치의 위상지연 동기회로도가 보여진다. 도 4를 참조하면, 가변 딜레이 100는 외부클럭 EXT.CK 을 인가되는 지연제어신호 CON에 따라 지연 후 내부클럭 CK-int로서 출력한다. 상기 외부클럭과 상기 출력되는 내부 클럭간의 위상차를 다각적으로 비교하여 검출하는 위상비교 검출기들은 참조부호 120 및 121로 나뉘어진다. 상기 비교검출기들 120,121중 하나의 비교출력을 로우패스 필터링하여 상기 지연 제어신호를 발생하는 제어신호 발생부는 LPF 130에 대응된다. 위상비교 선택기 140는 외부의 명령 및 어드레스의 조합에 응답하여 상기 위상비교 검출기들중의 어느하나를 인에이블하기 위한 선택신호를 제공한다. 상기한 구성에 따라 시스템 환경에 적절하게 외부명령과 어드레스의 조합신호를 상기 선택기 140에 인가함으로써 상기 가변 딜레이 100의 딜레이 양은 변화된다. 예를들어, 시스템의 메모리의 용량이 비교적 적어 상기 tFLIGHTM이 작으면 검출기 120를 선택한다. 그러면, 시스템클럭과 동일위상을 가지는 내부클럭이 출력되어 데이터 홀드타임 tHOLD을 보장시킨다. 반대로, 시스템의 메모리의 용량이 비교적 크면 90도 위상 비교 검출기 121를 선택한다. 그러면, 시스템클럭에 비해 1/4사이클이 빠른 내부클럭이 출력되어 tSET-UP을 보장시킨다.

상술한 바와 같이 본 발명에 의하면 동작환경에 따라 가변 억세스 타임을 보장할 수 있는 효과가 있으므로 시스템의 성능이 향상되는 장점이 있다.

Claims (2)

1. 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치는, 외부클럭을 인가되는 지연제어신호에 따라 지연 후 내부클럭으로서 출력하는 가변 딜레이와, 상기 외부클럭과 상기 출력되는 내부 클럭간의 위상차를 다각적으로 비교하여 검출하는 위상비교 검출기들과, 상기 비교검출기들중 하나의 비교출력을 로우패스 필터링하여 상기 지연 제어신호를 발생하는 제어신호 발생부와, 외부의 명령 및 어드레스의 조합에 응답하여 상기 위상비교 검출기들중의 어느하나를 인에이블하기 위한 선택신호를 제공하는 위상비교 선택기를 포함하는 위상지연 동기회로를 가짐을 특징으로 하는 장치.
2. 제1항에 있어서, 상기 위상비교 검출기들은 적어도 위상차가 없는 클럭이 발생되게 하는 검출기와, 90도의 위상차를 가지는 클럭이 발생되게 하는 검출기를 포함함을 특징으로 하는 장치.