KR0172423B1 - 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법 - Google Patents

고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법 Download PDF

Info

Publication number
KR0172423B1
KR0172423B1 KR1019950041674A KR19950041674A KR0172423B1 KR 0172423 B1 KR0172423 B1 KR 0172423B1 KR 1019950041674 A KR1019950041674 A KR 1019950041674A KR 19950041674 A KR19950041674 A KR 19950041674A KR 0172423 B1 KR0172423 B1 KR 0172423B1
Authority
KR
South Korea
Prior art keywords
output
input
test
data
frequency
Prior art date
Application number
KR1019950041674A
Other languages
English (en)
Other versions
KR970029883A (ko
Inventor
박철우
조수인
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950041674A priority Critical patent/KR0172423B1/ko
Priority to TW085113676A priority patent/TW307828B/zh
Priority to JP30652796A priority patent/JP3735696B2/ja
Publication of KR970029883A publication Critical patent/KR970029883A/ko
Application granted granted Critical
Publication of KR0172423B1 publication Critical patent/KR0172423B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야;
본 발명은 반도체 메모리 장치의 테스트 회로 및 테스트 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
본 발명은 저대역폭을 가진 테스트 장비로 고대역폭의 메모리의 테스트를 가능하게 하여 결정적으로 테스트 비용을 줄여줌으로써 생산성을 향상시켜주는 테스트 회로 및 테스트 방법을 제공한다.
3. 발명의 해결방법의 요지;
본 발명은 칩 외부에서 입력되는 일정 주파수의 클럭에 동기되어 동작하는 메모리에 있어서, 입력 클럭의 n배의 주파수를 가지는 내부 클럭을 발생시켜서 저주파수의 테스트 장비로 칩의 고주파수 클럭으로 테스트할 수 있도록 하는 주파수 체배회로를 포함하는 테스트 회로를 포함한다.
4. 발명의 중요한 용도;
본 발명은 반도체 메모리 장치의 테스트에 적합하게 사용된다.

Description

고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 테스트 방법
제1도는 종래 기술에 따른 테스트 장치를 나타내는 블럭도.
제2도는 본 발명에 따른 테스트 장치를 나타내는 블럭도.
제3a,3b,3c도는 본 발명에 따른 고주파 테스트를 위한 클럭 조합을 나타낸 도면.
제4도는 테스트 모드에서의 기록시 컬럼선택라인의 제어를 나타내는 동작 타이밍도.
제5a,5b도는 멀티 데이타 출력에서의 데이타 스크렘블 방법을 나타내는 도면.
제6a,6b도는 본 발명에 따른 실시예로서 DLL을 이용한 주파수 체배기의 구체적인 회로도 및 블럭도.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 고주파로 동작하는 반도체 메모리 장치를 저주파의 테스터로 테스트하여 고주파 동작 반도체 메모리 장치의 테스트 비용을 감소시키는 테스트 회로에 관한 것이다.
일반적으로, 고체 상태 메모리(Solid State Memory)는 두가지 방향으로 발전하고 있다. 하나는 메모리 밀도(Memory Density)의 증가이고, 하나는 대역폭(Bandwidth)의 증가 즉, 동작속도의 고속화이다. 전술한 두가지 방향의 추세는 어느 것이나, 더 많은 테스트(Test) 시간과 더 좋은 테스트 장비를 요구하므로 테스트 비용이 증가하고 해당 메모리의 생산성을 떨어뜨린다.
제1도는 종래 기술에 따른 테스트 장치를 나타내는 블럭도이다. 제1도를 참조하면, 구성은 모드 레지스터 10과, 외부 클럭 CLK 및 상기 모드 레지스터 10의 출력을 입력으로 하는 레이턴시 제어기 20과, 상기 외부 클럭 CLK 및 상기 모드 레지스터 10의 출력과 어드레스 Ai를 입력으로 하는 내부컬럼어드레스 발생기 30과, 상기 외부 클럭 CLK에 의해 동기되고 상기 내부컬럼어드레스 발생기 30의 출력신호 CAi를 입력으로 하여 디코딩하는 컬럼어드레스디코더 40과, 상기 컬럼어드레스디코더 40을 출력을 입력으로 하여 데이타를 리이드 또는 라이트하는 메모리 쎌 50과, 상기 외부 클럭 CLK 및 상기 레이턴시 제어기 20의 출력인 레이턴시 CL을 입력으로 하고 상기 메모리 쎌의 데이타를 입력 또는 출력으로 하여 데이타의 입출력을 제어하는 입출력 제어단위 60과, 상기 입출력 제어단위 60을 입력으로 하고 상기 레이턴시 제어기 20의 출력을 입력으로 하여 상기 입출력 제어단위 60의 출력인 데이타를 외부에 확실한 레벨로 데이타 입출력핀 DQ로 전송하기 위한 데이타 출력버퍼 70과, 상기 입출력 제어단위 60의 출력단과 입력단이 접속되어 데이타를 입력하기 위한 레벨을 상기 입출력 제어단위 60의 데이타 입출력 신호를 데이타 입출력핀 DQ에서 전송받기 위한 데이타 입력버퍼 80으로 구성되어 있다.
상기 제1도의 구조로 인하여 발생하는 전술한 문제를 해결하기 위하여 테스트 능력을 고려한 다양한 설계 기술이 제안되어 왔다. 그러나, 이들 제안은 대부분 고밀도의 메모리를 효과적으로 테스트하는 방법에 국한된 것이었다. 즉 고밀도 메모리인 경우 기존 장비의 약간의 변형에 의해 기존 장비에서의 테스트가 가능한데 비해 고속 메모리의 경우는 기존 장비 자체의 대역폭의 문제로 고가의 새로운 장비를 구입해야 하는 문제점이 있다.
따라서, 본 발명의 목적은 저대역폭을 가진 테스트 장비로 고대역폭의 메모리의 테스트를 가능하게 하여 결정적으로 테스트 비용을 줄여 줌으로써 생산성을 향상시켜주는 주파수 체배회로를 포함하는 테스트 회로를 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 기술적 사상에 따르면, 칩 외부에서 입력되는 일정 주파수의 외부 클럭에 동기되어 동작하며 상기 외부 클럭의 주파수의 레이턴시를 제어하는 레이턴시 제어기와, 상기 외부 클럭에 동기되어 칩 내부에 컬럼어드레스를 발생시키는 내부컬럼어드레스 발생기와, 상기 내부컬럼어드레스 발생기의 출력 어드레스를 디코딩하는 컬럼어드레스디코더와, 상기 컬럼어드레스의 출력에 의해 선택되어 데이타를 리이드 또는 라이트하는 메모리 쎌과, 상기 메모리 쎌내의 데이타의 입출력을 상기 레이턴시 제어기의 출력신호로서 제어하는 입출력 제어단위와, 상기 메모리 쎌의 데이타의 확실한 레벨의 입출력을 위한 데이타 입력버퍼 및 데이타 출력버퍼를 가지는 반도체 메모리 장치의 테스트 회로에 있어서, 상기 외부 클럭의 출력을 입력으로 하여 상기 외부 클럭의 n배의 주파수를 가지는 내부 클럭을 발생시켜 상기 레이턴시 제어기, 내부컬럼어드레스 발생기, 컬럼어드레스디코더 및 입출력 제어단위에 입력되는 주파수 체배기와, 상기 주파수 체배기 및 상기 모드 레지스터에 접속되어 체배 인자를 하나의 칩에서 다양하게 정하게 하여 상기 주파수 체배기 및 상기 모드 레지스터에 출력되는 테스트 제어단위를 구비하여 저주파수의 테스트 장비로도 칩내부에 고주파수 클럭으로 테스트할 수 있음을 특징으로 한다.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
본 발명에서는 고속으로 동작하는 메모리를 효과적으로 테스트하기 위한 방법을 제안하므로서 새롭게 등장한 메모리의 고대역폭화에 일조하고자 한다. 따라서, 본 발명에서는 메모리의 고주파(High frequency) 동작을 저주파(Low frequency)에서 테스트 할 수 있도록 하는 설계 기술을 제안하고자 한다. 본 발명에서 제안한 회로 기술을 채용한 메모리 장치를 테스트하는데 있어서 메모리의 고속동작을 저대역폭을 가진 장비로 테스트 가능하게 해준다. 즉 고밀도 메모리인 경우 기존 장비의 약간의 변형에 의해 기존 장비에서의 테스트가 가능한데 비해 고속 메모리의 경우는 기존 장비 자체의 대역폭의 문제로 고가의 새로운 장비를 구입해야 하는 문제가 있어왔지만 본 발명은 새로운 장비가 아니더라도 저대역폭을 가진 테스트 장비로 고대역폭의 메모리를 테스트 가능하게 해줌으로써 결정적으로 테스트 비용을 줄여 줌으로써 생산성을 향상시켜 줄 수 있다.
따라서 동기 다이나믹 램(Synchronous Dynamic Random Access Memory : SDRAM)에서의 고대역폭 동작의 저대역폭 장비에 의한 테스트 방법을 예로 들었으며 여기에 적합한 상기 동기 다이나믹 램의 특징은 다음과 같다. 첫째, 시스템 클럭에 동기되어 명령과 데이타의 입출력이 제어된다. 둘째, 독출(Read)에 있어서 독출 명령이 입력된 후 명령이 입력된 클럭에서 몇번째 클럭에서 데이타를 가져가느냐 하는 것이 컬럼어드레스스트로우브 신호(Column Address strobe signal : CAS) 레이턴시(Latency)(CL)이라 하고 각 CL값에 따라 메모리 주파수가 정해진다(CL=1,33㎒, CL=2,66㎒, CL=3,100㎒). 셋째, 버스트 독출(Burst read), 버스트 기록(Burst write) 기능과 정해진 버스트 길이에 따라 그 만큼의 연속된 데이타가 입출력된다. 가능한 버스트 길이는 1, 2, 4, 8 풀 페이지(pull page)이다. 연속된 데이타는 클럭(CLK)에 동기되어 바뀐다. 넷째, 상기 컬럼어드레스스트로우브 신호 레이턴시와 버스트 길이는 특정 타이밍에서 어드레스 핀(Address Pin)으로 받아들인 키(Key)를 내부 레지스터(Resister)에 저장하고 이를 조합하여 결정한다. 이 값은 차후 프로그래머블 타이밍에 의해 업데이트(update)되거나 파워(Power)가 오프(off)되지 않는 한 유지된다. 즉 하나의 메모리가 다양한 모드(Mode)로 동작가능하다.
상기의 네가지 특징외에도 일반 다이나믹 제품에 비해 많은 특징이 있다.
실시예에서 볼 수 있듯이 본 발명에서 제안한 방법을 사용하면 외부의 저대역폭의 테스트 장비의 저주파 클럭을 받아들여 칩 내부에서 고주파 클럭을 자체로 발생하며(입력 클럭 주파수의 정수배) 고대역폭 동작을 하게 하고 이 결과를 다시 저대역폭 장비로 확인 할 수 있게 함으로써 테스트 비용을 절감할 수 있다.
제2도는 본 발명에 따른 테스트 장치를 나타내는 블럭도이다. 제2도를 참조하면, 종래 기술에 따른 상기 제1도에서의 구성에 메모리 칩 내부에 위상동기루프 PLL(Phase Lock Loop)이나 지연동기루프 DLL을 이용하여 구현한 주파수 체배기 100과 테스트 제어 단위 200을 추가함으로써 달성된다.
제3a, 3b, 3c도는 본 발명에 따른 고주파 테스트를 위한 클럭 조합을 나타낸 도면이다. 제3a도를 참조하면, 컬럼어드레스스트로우브 신호 레이턴시 CL이 1인 경우의 최대 주파수는 33㎒이다. 따라서, 33㎒ 까지만 테스트하면 되지만 상기 CL이 2인 경우는 66㎒, 상기 CL이 3인 경우는 100㎒가 최대 주파수이므로 이를 테스트하기 위해서는 이러한 주파수대를 검증할 수 있는 대역폭을 가진 테스트 장비가 필요하다. 그러나, 제3b, 3c도를 참조하면, 상기 제2도의 주파수 체배기 100을 사용하여 제어클럭 φCLK의 주파수를 상기 CL이 2인 경우의 테스트에서는 2배, 상기 CL이 3인 경우의 테스트에서는 3배를 해줌으로써 칩 내부의 동작을 각각 66㎒, 100㎒의 경우와 동일하게 해주고 33㎒ 테스트 장비의 클럭 CLK의 라이징 에지(Rising Edge)에서 데이타 출력을 검사함으로써 대역폭이 낮은 장비로도 테스트가 가능하게 되었다. 단, 이경우 데이타 출력핀 DQ의 출력신호는 66㎒, 100㎒로 출력되지만 검사하지 않고 무시된다. 그러나 적절한 어드레스 스크램블(Address Scramble)로 전체 쎌(Cell)의 데이타 출력핀 DQ의 출력 신호가 검사될 수도 있다. 그 하나의 예는 제4도에서 볼 수 있다.
제4도는 테스트 모드에서의 기록시 컬럼선택라인의 제어를 나타내는 동작 타이밍도이다. 제4도를 참조하면, 33㎒에서 매 클럭 독출이나 기록 명령을 주고 어드레스를 하나씩 키워 입력하면 칩 내부에서는 100㎒로 동작하므로 33㎒의 한 싸이클(cycle)(30ns)동안 내부적으로 컬럼 어드레스(Column Address)는 두개 더 발생하게 되서 어드레스는 (0-1-2)-(1-2-3)-(2-3-4)…과 같이 증가하게 된다. 여기서 3개의 컬럼 어드레스 각각에 해당하는 데이타 출력핀 DQ의 출력신호가 상기 제3c도에서 처럼 출력되게 되는데 빗금친 2DQ는 검사되지 않지만 검사되는 데이타 출력핀 DQ의 출력신호의 출력조건은 분명히 100㎒ 동작조건하에서 출력된 것이다. 그런데 독출의 경우는 상기 제3a, 3b, 3c도에서 보는 바와 같이 칩 내부의 동작 주파수를 키워줌으로써 원하는 목적을 달성할 수 있지만 기록의 경우에는 무효 기록(invalid writing)이 발생해서는 곤란하므로 도면부호 A에서 보는 바와 같이 컬럼선택라인 CSL 2개(66㎒ 테스트에서는 컬럼선택라인 CSL 1개)를 디세이블(disable)시킨다. 하지만 첫번째 기록이 이루어지는 컬럼선택라인 CSL은 100㎒의 경우와 동일한 논리하이(high)인 구간의 폭을 가지므로 100㎒ 환경하에서의 기록과 동일한 조건이다.
제5a, 5b도는 멀티 데이타 출력에서의 데이타 스크렘블 방법을 나타내는 도면이다. 제5a, 5b도를 참조하면, 데이타 폭이 많은 멀티 데이타 출력 메모리인 경우 내부적으로 증가된 주파수에 맞추어 기록이 이루어지기 위한 데이타를 병렬로 받아들이고 직렬로 기록하는 방법도 가능하다.
제6a, 6b도는 본 발명에 따른 실시예로서 DLL을 이용한 주파수 체배기의 구체적인 회로도 및 블럭도이다. 제6a도 및 제6b도를 참조하면, 6분주 CCLK1∼5출력에 의해서 주파수를 2배 또는 3배 키워줄 수 있게 해준다. 정상 동작시는 CCLK5를 이용하여 φCLK를 발생시키고 2배할 때는 CCLK2, CCLK5그리고 3배할 때는 CCLK1, CCLK3, CCLK5를 이용하여 제어클럭 φCLK를 발생시킨다. 이러한 테스트 모드로 진입하는 방법으로는 종래와 WCBR의 테스트 모드인 어드레스 A7의 값인 논리 하이를 이용하며 이때 어드레스 A1, A2, A3를 가지고 체배 인자(Multiplication factor)의 값을 정한다. 테스트 모드가 아닌 경우는 m=1로 항시 셋팅(setting)된다. 상기와 같은 방법으로 칩에 가해지는 주파수가 낮더라도 칩 내부에서 고주파의 클럭을 발생시켜서(2배, 3배) 고주파특성을 테스트할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를 들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙력된 자에게 있어 명백할 것이다.

Claims (2)

  1. 칩 외부에서 입력되는 일정 주파수의 외부 클럭에 동기되어 동작하며 상기 외부 클럭의 주파수의 레이턴시를 제어하는 레이턴시 제어기와, 상기 외부 클럭에 동기되어 칩 내부에 컬럼어드레스를 발생시키는 내부컬럼어드레스 발생기와, 상기 내부컬럼어드레스 발생기의 출력 어드레스를 디코딩하는 컬럼어드레스디코더와, 상기 컬럼어드레스의 출력에 의해 선택되어 데이타를 리이드 또는 라이트하는 메모리 쎌과, 상기 메모리 쎌내의 데이타의 입출력을 상기 레이턴시 제어기의 출력신호로서 제어하는 입출력 제어단위와, 상기 메모리 쎌의 데이타의 확실한 레벨의 입출력을 위한 데이타 입력버퍼 및 데이타 출력버퍼를 가지는 반도체 메모리 장치의 테스트 회로에 있어서, 상기 외부 클럭의 출력을 입력으로 하여 상기 외부 클럭의 n배의 주파수를 가지는 내부 클럭을 발생시켜 상기 레이턴시 제어기, 내부컬럼어드레스 발생기, 컬럼어드레스디코더 및 입출력 제어단위에 입력되는 주파수 체배기와, 상기 주파수 체배기 및 상기 모드 레지스터에 접속되어 체배 인자를 하나의 칩에서 다양하게 정하게 하여 상기 주파수 체배기 및 상기 모드 레지스터에 출력되는 테스트 제어단위를 구비하여 저주파수의 테스트 장비로도 칩내부에 고주파수 클럭으로 테스트할 수 있음을 특징으로 하는 반도체 메모리 장치의 테스트 회로.
  2. 멀티 데이타 출력이 입출력되는 반도체 메모리 장치의 테스트 방법에 있어서, 병렬로 입력된 데이타를 칩 내부의 증가된 주파수에 동기하여 직렬로 다수의 데이타 출력에 입력하고, 다수의 데이타 출력에 동기되어 매번 발생하는 비교 데이타를 모아서 데이타 출력에 병렬로 출력함을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
KR1019950041674A 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법 KR0172423B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법
TW085113676A TW307828B (ko) 1995-11-16 1996-11-08
JP30652796A JP3735696B2 (ja) 1995-11-16 1996-11-18 半導体メモリ装置のテスト回路及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR970029883A KR970029883A (ko) 1997-06-26
KR0172423B1 true KR0172423B1 (ko) 1999-03-30

Family

ID=19434348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법

Country Status (3)

Country Link
JP (1) JP3735696B2 (ko)
KR (1) KR0172423B1 (ko)
TW (1) TW307828B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442965B1 (ko) * 2001-12-29 2004-08-04 주식회사 하이닉스반도체 반도체 메모리장치의 내부 프리차지 펄스신호 발생회로
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11154103A (ja) 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体集積回路装置
KR100532388B1 (ko) * 1998-08-04 2006-01-27 삼성전자주식회사 직렬 출력 비교기를 갖는 메모리 집적회로
US6393435B1 (en) 1999-09-22 2002-05-21 International Business Machines, Corporation Method and means for evaluating the performance of a database system referencing files external to the database system
JP4115676B2 (ja) * 2001-03-16 2008-07-09 株式会社東芝 半導体記憶装置
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
KR100588595B1 (ko) * 2005-04-22 2006-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 클록 생성방법 및 이를 이용한반도체 메모리 장치
KR100748461B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법
KR102471531B1 (ko) * 2017-12-21 2022-11-28 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템
CN111128257B (zh) * 2018-10-30 2024-10-01 长鑫存储技术有限公司 电源调节电路及方法、存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442965B1 (ko) * 2001-12-29 2004-08-04 주식회사 하이닉스반도체 반도체 메모리장치의 내부 프리차지 펄스신호 발생회로
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법

Also Published As

Publication number Publication date
TW307828B (ko) 1997-06-11
JPH09171700A (ja) 1997-06-30
JP3735696B2 (ja) 2006-01-18
KR970029883A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US5933379A (en) Method and circuit for testing a semiconductor memory device operating at high frequency
US7212465B2 (en) Clock signal generation apparatus for use in semiconductor memory device and its method
US6978402B2 (en) Semiconductor memory
US6396768B2 (en) Synchronous semiconductor memory device allowing easy and fast test
US7751261B2 (en) Method and apparatus for controlling read latency of high-speed DRAM
US6385125B1 (en) Synchronous semiconductor integrated circuit device capable of test time reduction
US5886948A (en) Memory having a plurality of external clock signal inputs
US7573778B2 (en) Semiconductor memory device
US7200069B2 (en) Semiconductor memory device having external data load signal synchronous with data strobe signal and serial-to-parallel data prefetch method thereof
US20040085832A1 (en) Semiconductor memory device and method of controlling the same
US6982924B2 (en) Data output control circuit
KR0172423B1 (ko) 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법
WO2006026526A2 (en) Memory system and method for strobing data, command and address signals
JP2006523888A (ja) 多重周波数同期クロック信号発生器
KR19980063509A (ko) 반도체 기억 장치 시스템 및 반도체 기억 장치
US6486493B2 (en) Semiconductor integrated circuit device having hierarchical test interface circuit
US6977848B2 (en) Data output control circuit
US5959915A (en) Test method of integrated circuit devices by using a dual edge clock technique
KR20000023473A (ko) 시험 시간을 감소시키기 위한 내부 클럭 곱셈
KR100214466B1 (ko) 반도체 메모리의 셀프 번인회로
JPH11297097A (ja) 半導体記憶装置
KR19980041606A (ko) 가변 억세스 타임을 보장하는 동기형 반도체 메모리 장치
KR20000043183A (ko) 동기식 메모리의 데이타 액세스장치
US6711091B1 (en) Indication of the system operation frequency to a DRAM during power-up
US20230386556A1 (en) Apparatuses and methods for arranging read data for output

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee