KR970029883A - 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법 - Google Patents

고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법 Download PDF

Info

Publication number
KR970029883A
KR970029883A KR1019950041674A KR19950041674A KR970029883A KR 970029883 A KR970029883 A KR 970029883A KR 1019950041674 A KR1019950041674 A KR 1019950041674A KR 19950041674 A KR19950041674 A KR 19950041674A KR 970029883 A KR970029883 A KR 970029883A
Authority
KR
South Korea
Prior art keywords
output
input
data
frequency
test
Prior art date
Application number
KR1019950041674A
Other languages
English (en)
Other versions
KR0172423B1 (ko
Inventor
박철우
조수인
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041674A priority Critical patent/KR0172423B1/ko
Priority to TW085113676A priority patent/TW307828B/zh
Priority to JP30652796A priority patent/JP3735696B2/ja
Publication of KR970029883A publication Critical patent/KR970029883A/ko
Application granted granted Critical
Publication of KR0172423B1 publication Critical patent/KR0172423B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야; 본 발명은 반도체 메모리 장치의 테스트 회로 및 테스트 방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제; 본 발명은 저대역폭을 가진 테스트 장비로 고대역폭을 메모리의 테스트를 가능하게 하여 결정적으로 테스트 비용을 줄여줌으로써 생산성을 향상시켜주는 테스트 회로 및 테스트 방법을 제공한다
3. 발명의 해결방법의 요지; 본 발명은 칩 외부에서 입력되는 일정 주파수의 클럭에 동기되어 동작하는 메모리에 있어서, 입력 클럭의 n배의 주파수를 가지는 내부 클럭을 발생시켜서 저주파수의 테스트 장비로 칩의 고주파수 클럭으로 테스트 할 수 있도록 하는 주파수 체배회로를 포함하는 테스트 회로를 포함한다.
4. 발명의 중요한 용도; 본 발명은 반도체 메모리 장치의 테스트에 적합하게 사용된다.

Description

고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 테스트 장치를 나타내는 블럭도.
제3a, 3b, 3c도는 본 발명에 따른 고주파 테스트를 위한 클럭 조합을 나타낸 도면.

Claims (2)

  1. 칩 외부에서 입력되는 일정 주파수의 외부 클럭에 동기되어 동작하며 상기 외부 클럭의 주파수의 레이턴시를 제어하는 레이턴시 제어기와, 상기 외부 클럭에 동기되어 칩 내부에 컬럼어드레스를 발생시키는 내부컬럼 어드레스 발생기와, 상기 내부칼럼어드레스 발생기의 출력 어드레스를 디코딩하는 칼럼어드레스디코더와 상기 칼럼어드레스의 출력에 의해 선택되어 데이타를 리이드 또는 라이트하는 메모리 쎌과, 상기 메모리 쎌내의 데이타의 입출력을 상기 레이턴시 제어기의 출력신호로서 제어하는 입출력 제어단위와, 상기 메모리 쎌의 데이타의 확실한 레벨의 입출력을 위한 데이타 입력버퍼 및 데이타 출력버퍼를 가지는 반도체 메모리 장치의 테스트 회로에 있어서, 상기 외부 클럭의 출력을 입력으로 하여 상기 외부 클럭의 n배의 주파수를 가지는 내부 클럭을 발생시켜 상기 레이턴시 제어기, 내부컬럼어드레스 발생기, 컬럼어드레스디코더 및 입출력 제어단위에 입력되는 주파수 체배기와, 상기 주파수 체배기 및 상기 모드 레지스터에 접속되어 체배 인자를 하나의 칩에서 다양하게 정하게 하여 상기 주파수 체배재기 및 상기 모드레지스터에 출력되는 테스트 제어단위를 구비하여 저주파수의 테스트 장비로도 칩내부에 고주파수 클럭으로 테스트할 수 있음을 특징으로 하는 반도체 메모리 장치의 테스트 회로.
  2. 멀티 데이타 출력이 입출력되는 반도체 메모리 장치의 테스트 방법에 있어서, 병렬로 입력된 데이타를 칩 내부의 증가된 주파수에 동기하여 직렬로 다수의 데이타 출력에 입력하고, 다수의 데이타 출력에 동기되어 매번 발생하는 비교 데이타를 모아서 데이타 출력에 병렬로 출력함을 특징으로 하는 반도체 메모리 장치의 테스트 방법.
KR1019950041674A 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법 KR0172423B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법
TW085113676A TW307828B (ko) 1995-11-16 1996-11-08
JP30652796A JP3735696B2 (ja) 1995-11-16 1996-11-18 半導体メモリ装置のテスト回路及びテスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법

Publications (2)

Publication Number Publication Date
KR970029883A true KR970029883A (ko) 1997-06-26
KR0172423B1 KR0172423B1 (ko) 1999-03-30

Family

ID=19434348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041674A KR0172423B1 (ko) 1995-11-16 1995-11-16 고주파수 동작을 하는 반도체 메모리 장치의 테스트회로 및 테스트 방법

Country Status (3)

Country Link
JP (1) JP3735696B2 (ko)
KR (1) KR0172423B1 (ko)
TW (1) TW307828B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438343B1 (ko) * 2001-03-16 2004-07-02 가부시끼가이샤 도시바 반도체 기억 장치
KR100532388B1 (ko) * 1998-08-04 2006-01-27 삼성전자주식회사 직렬 출력 비교기를 갖는 메모리 집적회로
KR100748461B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11154103A (ja) 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体集積回路装置
US6393435B1 (en) 1999-09-22 2002-05-21 International Business Machines, Corporation Method and means for evaluating the performance of a database system referencing files external to the database system
KR100442965B1 (ko) * 2001-12-29 2004-08-04 주식회사 하이닉스반도체 반도체 메모리장치의 내부 프리차지 펄스신호 발생회로
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
KR100588595B1 (ko) * 2005-04-22 2006-06-14 삼성전자주식회사 반도체 메모리 장치의 내부 클록 생성방법 및 이를 이용한반도체 메모리 장치
KR100825779B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 반도체 메모리장치 및 이에 대한 웨이퍼 레벨 테스트 방법
KR102471531B1 (ko) * 2017-12-21 2022-11-28 에스케이하이닉스 주식회사 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532388B1 (ko) * 1998-08-04 2006-01-27 삼성전자주식회사 직렬 출력 비교기를 갖는 메모리 집적회로
KR100438343B1 (ko) * 2001-03-16 2004-07-02 가부시끼가이샤 도시바 반도체 기억 장치
KR100748461B1 (ko) * 2006-09-13 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 입력 회로 및 방법

Also Published As

Publication number Publication date
JP3735696B2 (ja) 2006-01-18
JPH09171700A (ja) 1997-06-30
TW307828B (ko) 1997-06-11
KR0172423B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR870002582A (ko) 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR100303236B1 (ko) 반도체기억장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR970029883A (ko) 고주파수 동작을 하는 반도체 메모리 장치의 테스트 회로 및 방법
KR910014951A (ko) 메모리 시험장치
KR980004974A (ko) 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
JPH07140207A (ja) 半導体装置及びその試験方法
JPH0745069A (ja) 半導体記憶装置
KR970022355A (ko) 집적 회로내의 입출력 장치
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
JPH08273396A (ja) 半導体メモリ装置の自動テスト回路
JP2004253046A (ja) Ｂｉｓｔ回路、半導体装置及びｂｉｓｔ回路のコマンドパターン生成方法
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR970071490A (ko) 씨디-롬 드라이브용 디지탈 시그널 프로세서 칩 검사 장치
KR100528450B1 (ko) 동기형 메모리 장치
KR970011584B1 (ko) 자동 테스트 회로
JPS62259145A (ja) アルゴリズミツク・パタ−ン発生装置
KR970051409A (ko) 반도체 메모리 장치의 결함워드라인 검출회로 및 그 방법
KR100451462B1 (ko) 컴프레스 테스트 장치
JP2009123190A (ja) データ処理装置およびその制御方法
JP2003098237A (ja) シリアルパターン発生装置
JPH0688859A (ja) 半導体試験装置用波形発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee