TW307828B - - Google Patents

Description

經濟部中央樣準局*:工消费合作社印製 3u7S28 A 7 B7 五、發明説明（Ί ) 發明背景 1 .發明領域 本發明係關於一種半導體記憶裝置，尤指一種測試高 頻操作下測試半導體的電路。本發明係以韓國第 41674/95號申請案爲基礎，於此合倂爲參考資料。 2 .相關習知技術描述 一般而言，固態半導體以二種方式發展，一種是增加 記憶體密度而另一種是增加頻寬，就是操作速度。道二種 發展需要很多測試時間及較佳的測試儀器，所以增加測試 的成本並降低記憶體的產率。 參照圖一，習知的測試設備包括·模式暫存器10，潛 隱（latency)控制器20用來接收外部時脈訊號CLK及模 式暫存器10的輸出，一內部行位址產生器3 0用以接收外 部時脈訊號CLK，模式暫存器10的輸出及位址A i，行位 址解碼器40與外部時脈訊號CLK同步，用來解碼內部行 位址產生器3 0的輸出訊號C A i，記憶單元5 0用來回應行 位址解碼器40的輸出而讀取或寫入資料，·一輸入/輸出控 制單元60用來接收外部時脈訊號CLK及潛隱控制器20的 輸出潛隱CL來控制記憶單元的資料輸入/輸出，資料輸出 緩衝器7 0接收輸入/輸出控制單元6 0及潛隱控制器2 0的輸 本紙張尺度適用中國國家標隼（CNS ) A4规格（2丨0 X 2‘:)7公嫠） ---------1¾.------,-ST------^ ^ f (請先閱讀背面之注意事項再填巧本頁) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（2 ) 出以便傳輸具有特定準位的輸入/輸出控制單元60的資料 輸出至資料輸入/輸出接腳DQ，以及資料輸入緩衝器80用 來傳輸資料輸入/輸出接腳D Q的資料給輸入/輸出控制單 元6 0。 這種習知的測試設備是用來測試高密度記憶體，輕微的 改變來測試新發展的高密度記憶裝置’俏不能測試高速記 憶體，高速記憶體需要新設計的測試設備以符合其頻寬。 發明綜合說明 本發明之一目的在提供…種具有頻率乘法器的低頻寬 測試設備，可以測試高頻寬記憶體而降低測試成本並改良 生產率。 依據本發明，一種半導體記憶裝匱之測試電路包括一 潛隱控制器與-預定頻率的外部時脈訊號同步以便控制該 外部時脈訊號的潛隱，一内部位址產生器與該外部時脈訊 號同步以便產生晶片內之--行位址訊號，-·模式暫存器用 以產生一施加給該潛隱控制器及該內部位址產生器的模式 訊號，一行位址解碼器用以解碼該內部行位址產生器之輸 出位址訊號，一記憶單元被該內部行位址產生器之輸出位 址選擇而讀取或寫入資料，-輸入/輸出控制單元用以依 據該潛隱控制器之輸出訊號控制該記憶單元之資料輸入/ 輸出，一資料輸入緩衝器用以儲存-特定準位資料至該記 本紙張尺度適用中國國家標準（C_NS ) A4規格（2丨0X 297公簸） (請先閱讀背面之注意事項再填頁 -裝 訂 線 爾 828 a-/ B7 經濟部中央橾準局員工消费合作社印製 五、發明説明（3 ) 憶單元內，一資料輸出緩衝器用以從該記憶單元內讀出一 特定準位資料，其特徵在於更提供一種頻率乘法器用來藉 由接收該外部時脈訊號而產生頻率爲該外部時脈訊號之η 倍的內部時脈訊號給該潛隱控制器，內部行位址產生器， 行位址解碼器及輸入/輸出控制單元•以及一測試控制單 元用來控制該頻率乘法器及該模式暫存器，以便達成不同 的乘法因子，因此一低頻的測試設備被用來測試具有高頻 的記憶晶片。 圖式簡要明 本發明得藉下列圖式及詳細說明而得一深入了解。 圖一係習知測試記憶裝置用之測試設備之方塊圖； 圖二係本發明測試設備之方塊圖； 圖3A，3B，3C係本發明測試高頻之時脈訊號的組合波 形圖； 圖四係於測試模式中寫入的時候控制行選擇線的時脈 方塊圖； 圖5A，5B係多資料輸出中的資料攀升圖；以及 圖6 A，6 B係本發明另一實施例之頻率乘法器之方塊 圖。 (請先閱讀背面之注意事項再填寫本頁 装. 、vs 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2W公釐） 經濟部中央標準局員工消費合作社印裝 A? _________B7_ 五、發明説明（4 ) 發明較佳實施詳細說明 依據本發明，本發明提供一種低頻寬的測試設備，可 以測試使高速的高頻記憶體並因而降低測試成本並改良生 產率。例如，使用低頻寬的測試設備測試同步動態隨機存 取記憶體（S D R A Μ >的高頻寬操作，酋先，指令及資料輸 入/輸出被系統時脈同步控制。其次，記憶體頻率係依據 行位址觸發訊號（CAS)潛隱（CL>而決记 (CL1 =33MHz，CL2 = 66MHz - CL3=100MHz)，從 讀取指令時脈被輸入以後決定那一時脈被選來讀取資料。 再者，資料依據爆發（burst)讀取，爆發寫入及預定的爆 發長度依序被輸入或輸出。可能的爆發長度是1，2，4， 8個頁面。序列的資料以時脈（〕L K被同步改變。第四，行 位址觸發訊號潛隱及爆發長度係藉著儲存在-·段預定時間 內經由位址接腳所接收的KEY訊號於內部暫存器內並將它 們結合而決定。這些値一直被儲存，直到被後來的程式化 時脈或關機更新爲止。同樣地，單-的記憶體可以在不同 的模式下運作。因此，本發明能夠使低頻寬測試設備在造 成測試成本的晶片內產生高頻（輸入時脈頻率的倍數）時 脈訊號。 參照圖二，本發明的測試藉由額外提供一使用相位鎖 定迴路（PLL)及延遲鎖定迴路（DLL)頻率乘法器100及晶 片中的測試控制單元2 0 0至圖-的設備而完成。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ---------扣衣------1T------# 歲 {請先閲讀背面之注意事項再填，'<·»;?本頁) A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（5 ) 行位址觸發訊號潛隱CL1最大頻率是33MHz，如圖 3A所示，因此測試需要33MHz的頻率。然而，因爲 CL2 = 66MHiiiCL3 = 100MHZ，測試設備需要這些頻寬 以便測試這種頻率》道個問題可藉由使用圖二的頻率乘法 器1 0 0來解決，它分別爲C L 2或C L 3使控制時脈0 C L K 的頻率被乘上2或3，以便以相同方式分別以6 6 Μ Η z與 100MHz開始操作記憶晶片，並在33MHz測試設備的時 脈C L K的上升緣測試輸出資料。在這種狀況中，資料輸出 接腳D Q產生6 6 M H z或1 0 0 Μ Η z，但被忽略。然而，可以 產生合適的位址擾頻（s c r a m b丨〇以便測試所有單元的資 料輸出接腳D Q，如圖四所示》 參照圖四，給予每·時脈讀取或寫入指令以便在 3 3 Μ Η Z依序增加位址，記憶晶片在丨〇 〇 μ Η Z開始操作， 因此開始產生33MHz之-週期（3 0 n s )的二額外行位址 以便增加位址爲0 - 1 - 2，1 - 2 - 3，2 - 3 - 4。資料輸出接腳D Q 分別產生100MHz輸出狀況下的三個行位址，雖然圖中的 陰影部份並未被測試。在資料讀取狀態中，藉由增加晶片 的內部操作頻率而達成本案目的，但是在寫入狀態中，-： 行選擇線C S L ( ·.-個在66MHz測試）被禁能以防止無效 寫入’如參考標號” A ”所示《然而，第-寫入行選擇線 C S L具有與1 〇 〇 Μ Η Z相同的”高”邏輯區間，因此處於和 100MHz相同的情況f。在多重資料輸出記憶體的情況 (諳先閎讀背面之注意事項再填艿本頁} -裝. *-0 線 本紙張尺度適用中國國家梯準（CNS > A4規格（210X297公簸） S07S28 at B7 五、發明説明（6 ) 中，順應啓始增加的頻率平行接收資料而串列寫入是可能 的，如圖5A，5B所示。 參照圖6 A，6 B，頻率可以以第六被分割頻率輸出 CCLK1-5的2或3倍增加。控制時脈0CLK由使用一般 操作的CCLK5，2倍的CCLK2，CCLK5，及3倍的 CCLK1，CCLK3及CCLK5而產生。此測試模式藉由使 用習知W C B R之”高”邏輯準位位址而產生，其中乘法因 子Μ藉由使用位址A 1，A 2，A 3而決定》” m ”總是設定爲 1，除了測式模式以外。因此，如果施加低頻給晶片，在 晶片中產生高頻時脈（二或三倍）以便測試高頻特性。 因此，須注意的是，本發明將不受限於說明用的 實施例，也不受限於特定實施例，而應以所附申請專利範 圍爲限。 I — ———— ^ —裝 n ~~ 訂 — 务 < i (請先閲讀背面之注意事項再填耗本頁) 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4规格（210X2.97公釐）

Claims (1)

1. 經濟部中央榇準局員工消費合作社印製 AH E8 C8 D8 七、申請專利範圍 夏.一種半導體記憶裝懺之測試電路，包括一潛隱控制器與 一預定頻率的外部時脈訊號同步以便控制該外部時脈訊號 的潛隱，一內部位址產生器與該外部時脈訊號同步以便產 生晶片內之―行位址訊號’一模式暫存器用以產生~·施加 給該潛隱控制器及該內部位址產生器的模式訊號，一行位 址解碼器用以解碼該內部行位址產生器之輸出位址訊號， 一記憶單元被該內部行位址產生器之輸出位址選擇而讀取 或寫入資料’ 一輸入/輸出控制單元用以依據該潛隱控制器 之輸出訊號控制該記憶單元之資料輸入/輸出，一資料輸入 緩衝器用以儲存-·特定準位資料至該記憶單元內，一資料 輸出緩衝器用以從該記憶單元內讀出··特定準位資料，其 特徵在於更提供一種频率乘法器用來藉由接收該外部時脈 訊號而產生頻率爲該外部時脈訊號之η倍的內部時脈訊號 給該潛隱控制器，內邰行位址產生器，行位址解碼器及輸 入/輸出控制單元，以及一測試控制單元用來控制該頻率乘 法器及該模式暫存器，以便達成不同的乘法因子，因此-低頻的測試設備被用來測試具有高頻的記憶晶片。 2. —種具有多重資料輸入/輸出之記憶裝匱之測試方法，包 括使具有記憶晶片的內部增加頻率的平行輸入資料同步以 串列輸入倍數資料，並連接同步中產生的比較資料與該倍 數資料以便平行輸出資料》 本紙张尺度適财nu家縣（CNS)〜規格（21Qx297公嫠:丨 (請先閱讀背面之注意事項再填.:¾本頁) 装. J