KR100449271B1 - 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법 - Google Patents

테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법 Download PDF

Info

Publication number
KR100449271B1
KR100449271B1 KR1019970036644A KR19970036644A KR100449271B1 KR 100449271 B1 KR100449271 B1 KR 100449271B1 KR 1019970036644 A KR1019970036644 A KR 1019970036644A KR 19970036644 A KR19970036644 A KR 19970036644A KR 100449271 B1 KR100449271 B1 KR 100449271B1
Authority
KR
South Korea
Prior art keywords
random number
number generator
clock
uclk
testing
Prior art date
Application number
KR1019970036644A
Other languages
English (en)
Other versions
KR19990013061A (ko
Inventor
이태주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970036644A priority Critical patent/KR100449271B1/ko
Publication of KR19990013061A publication Critical patent/KR19990013061A/ko
Application granted granted Critical
Publication of KR100449271B1 publication Critical patent/KR100449271B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법에 관한 것으로, 링 오실레이터로부터 발생되는 주파수를 클럭 입력으로 하여 동작되는 랜덤 넘버 발생기에 있어서, 상기 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭을 발생시키는 디코더와, 상기 랜덤 넘버 발생기를 동작시키는 클럭 및 상기 더미 클럭 중 어느 하나를 선택하여 출력하는 멀티플랙서를 포함한다. 이와 같은 장치 및 방법에 의해서, 더미 클럭을 사용하여 주파수 변화가 심한 링 오실레이터의 출력을 클럭 소스로 사용하는 랜덤 넘버 발생기의 동작을 검증할 수 있고, 랜덤 넘버 발생기를 테스트하기 위한 테스트 벡터를 손쉽게 프로그래밍 할 수 있다.

Description

테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법(A Random Number Generator with Test Function and Method of Testing the Same)
본 발명은 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법에 관한 것으로, 좀 더 구체적으로는 스마트 카드(smart card)에 적용되는 16 비트 랜덤 넘버 발생기(random number generator)를 테스트하기 위한 더미 클럭(dummy clock)을 발생시키는 테스트 회로를 구비하여, 사용자의 선택에 따라 랜덤 넘버 발생기의 동작을 검증하는 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법에 관한 것이다.
반도체 회로 설계에 있어서, 설계자는 설계한 회로가 검증이 가능하도록 설계해야 한다. 즉, 테스트를 고려한 회로 설계가 이루어져야 한다.
도 1은 종래의 랜덤 넘버 발생기이다.
도 1을 참조하면, 종래의 스마트 카드에 적용되는 랜덤 넘버 발생기는, 8 비트 쉬프트 레지스터(shift register)들(10, 20)(RNGH, RNGL)과, XOR 게이트(30)를 포함하여 구성된다.
상기 랜덤 넘버 발생기에서 발생된 데이터는 8 비트(bit) 데이터 버스(DB)(32)를 통해 전송된다.
상기 8 비트 쉬프트 레지스터들(10, 20)(RNGH, RNGL)은 쌍(couple)을 이루어 16 비트 랜덤 넘버 발생기를 구성한다. 이 때, 상기 각 8 비트 쉬프트 레지스터(10, 20)(RNGH, RNGL)의 특정 비트가 상기 XOR 게이트(30)를 거쳐 최상위 비트로 쉬프트 된다.
상술한 바와 같은 종래 스마트 카드에 적용되는 16 비트 랜덤 넘버 발생기는 그 기능 특성상 오름차순 또는 내림차순 등의 규칙성을 갖는 타이머 및 카운터와는 달리 그 값이 규칙성을 갖지 않는다.
또한, 상기 랜덤 넘버 발생기를 동작시키기 위한 클럭(clk)으로 CPU 클럭이 아닌 공정 및 온도에 따라 주파수의 변화가 심한 링 오실레이터(ring oscillator)에서 발생되는 매우 빠른 주파수를 사용하기 때문에, 그 기능을 테스트하기 위한 벡터(vector)를 만들기 어렵다. 다시 말해, 기입(write) 가능한 회로로 구성하더라도 기입 후 레지스터 값을 독출(read)하면 기입한 값이 아닌 다른 값이 독출 되므로 회로의 검증이 어렵다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 사용자의 선택에 따라 랜덤 넘버 발생기에 이를 테스트하기 위한 더미 클럭이 인가되도록 하여 랜덤 넘버 발생기의 동작을 검증할 수 있는 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법을 제공함에 그 목적이 있다.
도 1은 종래의 랜덤 넘버 발생기;
도 2는 본 발명의 실시예에 따른 테스트 기능을 갖는 랜덤 넘버 발생기;
도 3은 도 2를 시뮬레이션한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명
10, 20, 100, 110 : 쉬프트 레지스터 30, 120 : XOR 게이트
130 : 링 오실레이터 140 : 테스트 회로
142 : 디코더 144 : 멀티플랙서
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 테스트 기능을 갖는 랜덤 넘버 발생기는, 링 오실레이터로부터 발생되는 주파수를 클럭 입력으로 하여 동작되는 랜덤 넘버 발생기에 있어서, 상기 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭을 발생시키는 디코더와; 상기 랜덤 넘버 발생기를 동작시키는 클럭 및 상기 더미 클럭 중 어느 하나를 선택하여 출력하는 멀티플랙서를 포함하여, 상기 랜덤 넘버 발생기를 테스트한다.
이 장치의 바람직한 실시예에 있어서, 상기 랜덤 넘버 발생기는, 복수의 8 비트 쉬프트 레지스터와; 상기 복수의 8 비트 쉬프트 레지스터의 각각 선택된 소정의 비트를 소정의 논리 과정을 거쳐 최상위 비트로 쉬프트 시키는 XOR 게이트를 포함한다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 랜덤 넘버 발생기의 테스트 방법은, 링 오실레이터로부터 발생되는 주파수를 클럭 입력으로 하여 동작되는 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭을 발생시키는 디코더와, 상기 랜덤 넘버 발생기를 동작시키는 클럭 및 상기 더미 클럭 중 어느 하나를 선택하여 출력하는 멀티플랙서를 포함하는 테스트 기능을 갖는 랜덤 넘버 발생기의 테스트 방법에 있어서, 상기 멀티플랙서가 외부로부터 상기 랜덤 넘버 발생기를 테스트하기 위한 소정의 선택 신호를 인가 받고, 이에 응답하여 상기 더미 클럭을 상기 랜덤 넘버 발생기의 클럭 입력으로 인가하되, 상기 랜덤 넘버 발생기의 비트 수만큼의 더미 클럭을 인가하여 상기 랜덤 넘버 발생기의 동작을 테스트한다.
이 방법의 바람직한 실시예에 있어서, 상기 랜덤 넘버 발생기는, 복수의 8 비트 쉬프트 레지스터와; 상기 복수의 8 비트 쉬프트 레지스터의 각각 선택된 소정의 비트를 소정의 논리 과정을 거쳐 최상위 비트로 쉬프트 시키는 XOR 게이트를 포함한다.
(작용)
본 발명에 의한 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법은 더미 디코더로부터 발생되는 테스트 클럭이 랜덤 넘버 발생기에 선택적으로 인가되도록 하여 랜덤 넘버 발생기의 회로 동작을 효율적으로 검증한다.
(실시예)
이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 테스트 기능을 갖는 랜덤 넘버 발생기이다.
도 2를 참조하면, 본 발명의 실시예에 따른 자체 테스트 기능을 갖는 16 비트 랜덤 넘버 발생기는 링 오실레이터(130)로부터 발생되는 빠른 주파수를 2 분주한 클럭을 클럭 소스로 사용하여 동작된다.
상기 랜덤 넘버 발생기는 8 비트 쉬프트 레지스터들(RNGH, RNGL)(100, 110)과, XOR 게이트(120)를 포함하여 구성된다.
이 때, 상기 8 비트 쉬프트 레지스터들(RNGH, RNGL)(100, 110)이 쌍을 이루고, 상기 8 비트 쉬프트 레지스터(RNGH, RNGL)(100, 110) 각각의 특정 비트가 XOR 게이트(120)를 통해 최상위 비트로 쉬프트 된다. 그리고, 상기 8 비트 쉬프트 레지스터들(RNGH, RNGL)(100, 110)로부터 출력되는 8 비트 데이터는 데이터 버스(DB)(122)를 통해 CPU로 전송된다.
상기 랜덤 넘버 발생기는 그 테스트를 위한 소정의 테스트 회로(140)를 더 포함하여 구성된다. 상기 테스트 회로(140)는 디코더(decoder)(142)와, 멀티플랙서(multiplexer)(144)를 포함하여 구성된다.
상기 디코더(142)는 상기 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭(uclk)을 발생시키는 더미 디코더(142)로서, 상기 더미 클럭(uclk)은 사용되지 않는 레지스터의 어드레스에 기입(write) 동작을 함으로써 발생되며, 상기 링 오실레이터(130)의 클럭(rclk)보다 상대적으로 느리다.
모든 데이터 메모리에 기입 동작을 수행하면 상기 더미 클럭(uclk)이 발생되나, 메모리에 매핑(mapping) 되어 사용되지 않는 어드레스 디코더 회로를 구성하여 상기 기입 동작을 수행함으로써, 칩(chip)의 정상 동작에 영향을 주지 않는 테스트 클럭(uclk)이 발생되도록 한다.
상기 멀티플랙서(144)는 상기 링 오실레이터(130)로부터 발생되어 상기 랜덤 넘버 발생기를 동작시키는 클럭(rclk)과, 상기 더미 클럭(uclk)을 입력받고, 외부로부터 인가된 선택 신호(test)에 따라 상기 두 클럭(rclk, uclk) 중 어느 하나가 상기 8 비트 쉬프트 레지스터(RNGH, RNGL)(100, 110)에 인가되도록 한다.
상기 테스트 회로(140)의 랜덤 넘버 발생기 테스트 동작은 다음과 같다.
먼저, 외부로부터 상기 멀티플랙서(144)에 인가된 선택 신호에 따라 상기 더미 클럭(uclk)이 선택되고, 상기 더미 클럭(uclk)이 상기 8 비트 쉬프트 레지스터들(RNGH, RNGL)(100, 110)에 인가된다. 그러면, 상기 더미 클럭(uclk)에 대한 상기 8 비트 쉬프트 레지스터(RNGH, RNGL)(100, 110)의 값이 독출 되고, 이 독출된 값이 상기 데이터 버스(DB)(122)를 통해 CPU로 전송된다.
상기 더미 클럭(uclk)에 대한 상기 8 비트 쉬프트 레지스터(RNGH, RNGL)(100, 110) 값의 독출 동작을 상기 랜덤 넘버 발생기의 비트 수만큼 즉, 16 번 반복하면 상기 랜덤 넘버 발생기의 테스트가 완료된다.
도 3은 도 2를 시뮬레이션한 타이밍도이다.
도 3을 참조하면, 상기 링 오실레이터(130)로부터 발생되어 상기 랜덤 넘버 발생기를 동작시키는 클럭(rclk)이 도시되어 있다.
상기 디코더(142)로부터 발생되는 더미 클럭(uclk)에 따라 상기 8 비트 쉬프트 레지스터들(RNGH, RNGL)(100, 110)의 값을 독출한 결과가 각각 81H 및 02H 로 나타나 있다. 그리고, 상기 더미 클럭(uclk)이 계속 발생되어 상기 8 비트 쉬프트레지스터들(RNGH, RNGL)(100, 110)의 값을 독출 하는 동작이 반복된다.
이 때, rldb 는 상기 데이터 버스(DB)(122)로 전송되기 전에 경유되는 로컬 버스(local bus)에 전송되는 값을 나타내고, 클럭 rnghrh1 및 rnglrh1 은 상기 더미 클럭(uclk)에 따라 상기 8 비트 쉬프트레지스터들(RNGH, RNGL)(100, 110)에 대한 독출 신호를 나타낸다.
이와 같이, 상기 더미 클럭(uclk)을 16 개 발생시켜 상기 독출 동작을 반복하는 테스트 벡터(test vector)를 만들면 상기 16 비트 랜덤 넘버 발생기의 동작을 검증할 수 있다.
상술한 바와 같이, 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법을 사용하여 랜덤 넘버 발생기를 효율적으로 검증할 수 있고, 상기 랜덤 넘버 발생기를 테스트하기 위한 테스트 벡터를 쉽게 프로그래밍(programming)할 수 있다.
본 발명은 더미 클럭을 사용하여 주파수 변화가 심한 링 오실레이터의 출력을 클럭 소스로 사용하는 랜덤 넘버 발생기의 동작을 검증할 수 있고, 랜덤 넘버 발생기를 테스트하기 위한 테스트 벡터를 손쉽게 프로그래밍 할 수 있는 효과가 있다.

Claims (4)

  1. 링 오실레이터(130)로부터 발생되는 주파수를 클럭 입력으로 하여 동작되는 랜덤 넘버 발생기에 있어서,
    상기 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭(uclk)을 발생시키는 디코더(142)와;
    상기 랜덤 넘버 발생기를 동작시키는 클럭(rclk) 및 상기 더미 클럭(uclk) 중 어느 하나를 선택하여 출력하는 멀티플랙서(144)를 포함하여, 상기 랜덤 넘버 발생기를 테스트하는 것을 특징으로 하는 테스트 기능을 갖는 랜덤 넘버 발생기.
  2. 제 1 항에 있어서,
    상기 랜덤 넘버 발생기는, 복수의 8 비트 쉬프트 레지스터(100, 110)와;
    상기 복수의 8 비트 쉬프트 레지스터(100, 110)의 각각 선택된 소정의 비트를 소정의 논리 과정을 거쳐 최상위 비트로 쉬프트 시키는 XOR 게이트(120)를 포함하는 것을 특징으로 하는 테스트 기능을 갖는 랜덤 넘버 발생기.
  3. 링 오실레이터(130)로부터 발생되는 주파수를 클럭 입력으로 하여 동작되는 랜덤 넘버 발생기를 테스트하기 위한 더미 클럭(uclk)을 발생시키는 디코더(142)와, 상기 랜덤 넘버 발생기를 동작시키는 클럭(rclk) 및 상기 더미 클럭(uclk) 중 어느 하나를 선택하여 출력하는 멀티플랙서(144)를 포함하는 테스트 기능을 갖는 랜덤 넘버 발생기의 테스트 방법에 있어서,
    상기 멀티플랙서(144)가 외부로부터 상기 랜덤 넘버 발생기를 테스트하기 위한 소정의 선택 신호를 인가 받고, 이에 응답하여 상기 더미 클럭(uclk)을 상기 랜덤 넘버 발생기의 클럭 입력으로 인가하되, 상기 랜덤 넘버 발생기의 비트 수만큼의 더미 클럭(uclk)을 인가하여 상기 랜덤 넘버 발생기의 동작을 테스트하는 것을 특징으로 하는 랜덤 넘버 발생기의 테스트 방법.
  4. 제 3 항에 있어서,
    상기 랜덤 넘버 발생기는, 복수의 8 비트 쉬프트 레지스터(100, 110)와;
    상기 복수의 8 비트 쉬프트 레지스터(100, 110)의 각각 선택된 소정의 비트를 소정의 논리 과정을 거쳐 최상위 비트로 쉬프트 시키는 XOR 게이트(120)를 포함하는 것을 특징으로 하는 랜덤 넘버 발생기의 테스트 방법.
KR1019970036644A 1997-07-31 1997-07-31 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법 KR100449271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970036644A KR100449271B1 (ko) 1997-07-31 1997-07-31 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970036644A KR100449271B1 (ko) 1997-07-31 1997-07-31 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법

Publications (2)

Publication Number Publication Date
KR19990013061A KR19990013061A (ko) 1999-02-25
KR100449271B1 true KR100449271B1 (ko) 2004-11-16

Family

ID=37366792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970036644A KR100449271B1 (ko) 1997-07-31 1997-07-31 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법

Country Status (1)

Country Link
KR (1) KR100449271B1 (ko)

Also Published As

Publication number Publication date
KR19990013061A (ko) 1999-02-25

Similar Documents

Publication Publication Date Title
US3961252A (en) Testing embedded arrays
KR100198521B1 (ko) 어드레스 패턴 발생기
KR100597771B1 (ko) 메모리용 테스트 회로
JP2003059298A (ja) 半導体記憶装置
KR950034253A (ko) 병렬 출력 데이타 경로를 가진 동기 메모리
US5574692A (en) Memory testing apparatus for microelectronic integrated circuit
JPS6231439B2 (ko)
TW586121B (en) Semiconductor memory device with built-in self-diagnostic function and semiconductor device having the semiconductor memory device
US6078637A (en) Address counter test mode for memory device
JPH04192809A (ja) プログラマブル集積回路
US5872797A (en) Burn-in signal pattern generator
US6490700B1 (en) Memory device testing apparatus and data selection circuit
US5636225A (en) Memory test circuit
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR100449271B1 (ko) 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법
US6601204B1 (en) Pattern generating method, pattern generator using the method, and memory tester using the pattern generator
US6388930B1 (en) Method and apparatus for ram built-in self test (BIST) address generation using bit-wise masking of counters
KR19990029280A (ko) 동기형 반도체 기억 장치
JP2001243797A (ja) 半導体装置及びその試験方法
US6657461B2 (en) System and method for high speed integrated circuit device testing utilizing a lower speed test environment
EP0288774B1 (en) High density, high performance register file circuit
KR0164792B1 (ko) 메모리의 자동초기화 회로
JPS63108747A (ja) ゲ−トアレイ集積回路
JP2837469B2 (ja) Ｉｃ試験装置
JP2532718B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee