KR960008858A - 집적 회로 클럭킹 회로 장치 - Google Patents

집적 회로 클럭킹 회로 장치 Download PDF

Info

Publication number
KR960008858A
KR960008858A KR1019950026062A KR19950026062A KR960008858A KR 960008858 A KR960008858 A KR 960008858A KR 1019950026062 A KR1019950026062 A KR 1019950026062A KR 19950026062 A KR19950026062 A KR 19950026062A KR 960008858 A KR960008858 A KR 960008858A
Authority
KR
South Korea
Prior art keywords
clock
generating
output
state
system clock
Prior art date
Application number
KR1019950026062A
Other languages
English (en)
Other versions
KR100197383B1 (ko
Inventor
에릭 페더슨 마크
호울 피터
Original Assignee
윌리엄 티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 윌리엄 티. 엘리스
Publication of KR960008858A publication Critical patent/KR960008858A/ko
Application granted granted Critical
Publication of KR100197383B1 publication Critical patent/KR100197383B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Abstract

전체적으로 분포된 시스템 클럭이 전체적 제어 신호에 응답하는 로컬 클럭 발생기에 의하여 수신되고 선택적으로 게이트된다. 직렬 스캔 경로를 가지는 순차 회로에 근접하여 위치한 로컬 클럭 발생기는, 요구되는 다양한 타이밍 다이아그램을 가질 수 있는, 순차 회로에 적응된 스캔 및 기능 클럭 신호들을 발생시킨다.

Description

집접 회로 클럭킹 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따라 클럭킹되는 집적 회로의 블록도.
제2a도는 타입 A단일 래치에 적응된 로컬 클럭 발생기의 실시예의 개요도.

Claims (10)

  1. 단일 시스템 클럭으로부터, 스캔 경로를 연결시키는 다수의 순차 회로(sequential circults)를 가지는 집적 회로를 스캔 시험하기 위한 다수의 로컬 클럭들(local clocks)을 선택적으로 발생시키고 분배하기 위한 회로에 있어서, 제1순차 회로에 근접하게 위치하여 제1순차 회로에 이에 적응된 스캐닝 및 기능 클럭 신호(scanning and functional clock signals)를 제공하기 위하여 제1제어 신호에 응답하여 시스템 클럭 신호를 수신하고 이를 선택적으로 게이팅하는 제1로컬 클럭 발생기; 및 제2순차 회로에 근접하게 위치하여 제2순차 회로에 이에 적응된 스케닝 및 기능 클럭 신호를 제공하기 위하여 제2제어 신호에 응답하여 시스템 클럭 신호를 수신하고 이를 선택적으로 게이팅하는 제2로컬 클럭 발생기를 포함하는 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서, 상기 클럭 발생기들 중의 하나가 상기 시스템 클럭을 수신하고, 상기 제1제어 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번(alternate)하며 액티브 상태에서는 시스템 클럭을 반전시키는 출력을 발생시키고 플램프된 상태에서는 고정된 출력을 발생시키는 스캔 클럭을 발생시키는 제1게이트; 및 상기 시스템 클럭을 수신하고, 상기 제1제어 신호의 상보 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하며 액티브 상태에서는 시스템 클럭을 반전시키는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 기능 클럭을 발생시는 제2게이트를 포함하고 상기 기능 클럭이 액티브일 때에 상기 스캔 클럭이 클램프되고 상기 스캔 클럭이 액티브일 때에 상기 기능 클럭이 클램프되는 것을 특징으로 하는 회로 장치.
  3. 제2항에 있어서, 상기 제1 및 제2게이트가 각각 하나의 클램핑 트랜지스터에 커플된 출력을 가지는 삼상 버퍼(tristate buffer)를 포함하는 것을 특징으로 하는 회로 장치.
  4. 제2항에 있어서, 시스템 클럭을 연속적으로 통과시켜 슬레이브 클럭(slave clock)을 발생시키는 수단을 포함하는 것을 특징으로 하는 회로 장치.
  5. 제4항에 있어서, 제1 및 제2게이트가 각각 하나의 클램핑 트랜지스터에 커플되는 출력을 가지는 삼상 버퍼를 포함하고, 시스템 클럭을 연속적으로 통과시키기 위한 상기 수단이 인에이블 상태로 고정된 삼상 버퍼를 포함하는 것을 특징으로 하는 회로 장치.
  6. 제1항에 있어서, 상기 클럭 발생기 중의 하나가 상기 시스템 클럭을 수신하고, 상기 제2제어 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하며, 액티브 상태에서는 시스템 클럭을 통과시키는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 스캔 클럭을 발생시키는 제1게이트; 및 상기 시스템 클럭을 수신하고, 상기 제2제어 신호의 상보 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하여 액티브 상태에서는 시스템 클럭을 통과시키는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 기능 클럭을 발생시키는 제2게이트를 포함하고 상기 기능 클럭이 액티브일 때에 상기 스캔 클럭이 클램프되고 상기 스캔 클럭이 액티브일 때에 상기 기능 클럭이 클램프되는 것을 특징으로 하는 회로 장치.
  7. 제6항에 있어서, 제1 및 제2게이트가 각각 하나의 클램핑 트랜지스터에 커플된 출력을 가지는 삼상 버퍼를 포함하는 것을 특징으로 하는 회로 장치.
  8. 제6항에 있어서, 시스템 클럭을 연속적으로 반전시켜 슬레이브 클럭을 발생시키는 수단을 포함하는 것을 특징으로 하는 회로 장치.
  9. 제8항에 있어서, 제1 및 제2게이트기 각각 하나의 클램핑 트렌지스터에 커플된 출력을 가지는 삼상 버퍼를 포함하고, 시스템 클럭을 연속적으로 반전시키기 위한 상기 수단이 인에이블 상태로 고정된 삼상 버퍼를 포함하는 것을 특징으로 하는 회로 장치.
  10. 제1항에 있어서, 상기 제1클럭 발생기가 상기 시스템 클럭을 수신하고, 상기 제2제어 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하여 액티브 상태에서는 시스템 클럭을 통과시키는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 제1스캔 클럭을 발생시키는 제1게이트; 및 상기 시스템 클럭을 수신하고, 제3제어 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하며 액티브 상태에서는 시스템 클럭을 반복하는 출력을 발생시키고 클램프된 된 상태에서는 고정된 출력을 발생시키는 제1기능 클럭을 발생시키기 위는 제2게이트를 포함하고, 상기 제2클럭 발생기가 상기 시스템 클럭을 수신하고, 상기 제1제어 신호에응답하여 액티브 상태와 클램프된 상태 간을 교번하며 액티브 상태에서는 시스템 클럭을 반전시키는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 제2스캔 클럭을 발생시키는 제1게이트; 및 상기 시스템 클럭을 수신하고, 제4제어 신호에 응답하여 액티브 상태와 클램프된 상태 간을 교번하며 액티브 상태에서는 시스템 클럭을 반복하는 출력을 발생시키고 클램프된 상태에서는 고정된 출력을 발생시키는 제2기능 클럭을 발생시키기는 제2게이트를 포함하는 것을 특징으로 하는 회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026062A 1994-08-24 1995-08-23 집적 회로 클럭킹 회로 장치 KR100197383B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29562494A 1994-08-24 1994-08-24
US8/295,624 1994-08-24
US08/295,624 1994-08-24

Publications (2)

Publication Number Publication Date
KR960008858A true KR960008858A (ko) 1996-03-22
KR100197383B1 KR100197383B1 (ko) 1999-06-15

Family

ID=23138527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026062A KR100197383B1 (ko) 1994-08-24 1995-08-23 집적 회로 클럭킹 회로 장치

Country Status (5)

Country Link
US (1) US5668492A (ko)
EP (1) EP0698850A3 (ko)
JP (1) JP3151391B2 (ko)
KR (1) KR100197383B1 (ko)
TW (1) TW418329B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US5852378A (en) * 1997-02-11 1998-12-22 Micron Technology, Inc. Low-skew differential signal converter
KR100238242B1 (ko) * 1997-04-22 2000-01-15 윤종용 반도체 메모리장치의 동작 제어장치
WO1998049576A1 (fr) * 1997-04-25 1998-11-05 Hitachi, Ltd. Circuit logique et son procede d'essai
JPH11142477A (ja) * 1997-11-06 1999-05-28 Fujitsu Ltd 半導体集積回路
JP2001511929A (ja) * 1997-12-16 2001-08-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ クロックスイッチを有する電子回路
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
US6361440B1 (en) * 1999-02-04 2002-03-26 Namco Ltd. Game system, game machine, game data distribution machine, network system and information storage medium
US6959272B2 (en) * 1999-07-23 2005-10-25 Synopsys, Inc. Method and system for generating an ATPG model of a memory from behavioral descriptions
US6614862B1 (en) * 1999-12-30 2003-09-02 Sun Microsystems, Inc. Encoded clocks to distribute multiple clock signals to multiple devices in a computer system
US6834356B1 (en) 2000-02-15 2004-12-21 International Business Machines Corporation Functional clock generation controlled by JTAG extensions
JP2001267890A (ja) * 2000-03-22 2001-09-28 Hitachi Ltd クロック発生装置、バスインタフェース制御装置及び情報処理装置
JP2002139557A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 半導体装置
EP1584938B1 (en) * 2004-04-07 2008-05-21 STMicroelectronics Limited At-speed testing of an integrated circuit
US20080005634A1 (en) * 2006-06-29 2008-01-03 Grise Gary D Scan chain circuitry that enables scan testing at functional clock speed
US8046651B2 (en) 2008-04-02 2011-10-25 Texas Instruments Incorporated Compare circuit receiving scan register and inverted clock flip-flop data
TWI416302B (zh) * 2009-11-20 2013-11-21 Ind Tech Res Inst 具電源模式感知之時脈樹及其合成方法
CN103454577A (zh) * 2012-05-31 2013-12-18 国际商业机器公司 扫描链结构和扫描链诊断的方法和设备
CN111682200B (zh) * 2020-07-14 2021-10-22 万华化学集团股份有限公司 用于锂离子电池的正极材料及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4351932A (en) * 1980-03-27 1982-09-28 Hitco Bis-maleimide/divinyl aryl crosslinking agent resin system
US4482819A (en) * 1982-01-25 1984-11-13 International Business Machines Corporation Data processor system clock checking system
US4645947A (en) * 1985-12-17 1987-02-24 Intel Corporation Clock driver circuit
JPH07114348B2 (ja) * 1987-12-11 1995-12-06 日本電気株式会社 論理回路
US4912340A (en) * 1988-10-21 1990-03-27 Northern Telecom Circuit for generating non-overlapping two-phase clocks
US5087829A (en) * 1988-12-07 1992-02-11 Hitachi, Ltd. High speed clock distribution system
US5280616A (en) * 1989-02-27 1994-01-18 International Business Machines Corporation Logic circuit for task processing
US5172011A (en) * 1989-06-30 1992-12-15 Digital Equipment Corporation Latch circuit and method with complementary clocking and level sensitive scan capability
US4961013A (en) * 1989-10-18 1990-10-02 Hewlett-Packard Company Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer
JPH07112147B2 (ja) * 1989-11-13 1995-11-29 三菱電機株式会社 半導体集積回路
US5079440A (en) * 1990-03-15 1992-01-07 Intel Corporation Apparatus for generating computer clock pulses
JP2614345B2 (ja) * 1990-04-20 1997-05-28 株式会社東芝 スキャンフリップフロップ
US5173618A (en) * 1990-05-14 1992-12-22 Vlsi Technology, Inc. Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew
IT1246301B (it) * 1990-10-22 1994-11-17 St Microelectronics Srl Dispositivo di analisi operativa di tipo scan path a singolo clock di scansione e singola fase di uscita per circuito integrato.
US5130568A (en) * 1990-11-05 1992-07-14 Vertex Semiconductor Corporation Scannable latch system and method
IT1244205B (it) * 1990-12-19 1994-07-08 Sgs Thomson Microelectronics Circuito di generazione di un clock di scansione in un dispositivo di analisi operativa di tipo seriale per circuito integrato
US5235600A (en) * 1991-03-21 1993-08-10 Amdahl Corporation Scannable system with addressable clock suppress elements
US5124571A (en) * 1991-03-29 1992-06-23 International Business Machines Corporation Data processing system having four phase clocks generated separately on each processor chip
US5274678A (en) * 1991-12-30 1993-12-28 Intel Corporation Clock switching apparatus and method for computer systems
JP2550837B2 (ja) * 1992-09-25 1996-11-06 日本電気株式会社 スキャンパスのテスト制御回路
US5341048A (en) * 1992-11-25 1994-08-23 Altera Corporation Clock invert and select circuit
US5444402A (en) * 1993-01-29 1995-08-22 Advanced Micro Devices Variable strength clock signal driver and method of manufacturing the same

Also Published As

Publication number Publication date
EP0698850A3 (en) 1996-05-29
US5668492A (en) 1997-09-16
EP0698850A2 (en) 1996-02-28
JP3151391B2 (ja) 2001-04-03
JPH0875826A (ja) 1996-03-22
KR100197383B1 (ko) 1999-06-15
TW418329B (en) 2001-01-11

Similar Documents

Publication Publication Date Title
KR960008858A (ko) 집적 회로 클럭킹 회로 장치
US5706484A (en) Method for eliminating transition direction sensitive timing skews in a source synchronous design
KR970003207A (ko) 반도체 메모리 장치의 클럭 발생 장치
KR910010529A (ko) 시프트 레지스터 장치
KR960027356A (ko) 클럭 신호 발생 회로 및 반도체 장치
KR880002184A (ko) 테스트 회로를 갖는 반도체 장치
AU1082099A (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR970051227A (ko) 반도체 메모리 장치의 데이타 출력버퍼 제어회로
KR950006592A (ko) 전력 소비가 작은 파이프라인 프로세싱 장치
KR960029808A (ko) 플립플롭 제어기
KR920704428A (ko) 고속 프리스케일러
KR970023373A (ko) 동기식 반도체 메모리
US6691272B2 (en) Testing of high speed DDR interface using single clock edge triggered tester data
KR940016816A (ko) 반도체 집적 회로 장치
KR950029904A (ko) 클럭 신호 발생 방법 및 장치
JPH0629799A (ja) パルス列発生回路
US6236693B1 (en) Generator for delay-matched clock and data signals
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR930006657B1 (ko) 엣지 검출 기능을 갖는 펄스 발생회로
KR970049299A (ko) 전원공급장치의 동작 제어회로
KR960043068A (ko) 테스트 회로를 내장한 집적회로
KR910021030A (ko) 스큐 클램프 회로
KR940027583A (ko) 감시 카메라장치
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011208

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee