KR940010083A - 동기식 반도체메모리장치의 데이타출력버퍼 - Google Patents

동기식 반도체메모리장치의 데이타출력버퍼 Download PDF

Info

Publication number
KR940010083A
KR940010083A KR1019920018133A KR920018133A KR940010083A KR 940010083 A KR940010083 A KR 940010083A KR 1019920018133 A KR1019920018133 A KR 1019920018133A KR 920018133 A KR920018133 A KR 920018133A KR 940010083 A KR940010083 A KR 940010083A
Authority
KR
South Korea
Prior art keywords
signal
memory device
semiconductor memory
data output
address strobe
Prior art date
Application number
KR1019920018133A
Other languages
English (en)
Other versions
KR950010564B1 (en
Inventor
이호철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR92018133A priority Critical patent/KR950010564B1/ko
Priority to CN93114141A priority patent/CN1054940C/zh
Priority to DE69332728T priority patent/DE69332728T2/de
Priority to EP00106193A priority patent/EP1026692B1/en
Priority to EP93307860A priority patent/EP0591008B1/en
Priority to JP24670593A priority patent/JP3717949B2/ja
Priority to DE69329410T priority patent/DE69329410T2/de
Priority to TW082108132A priority patent/TW229308B/zh
Priority to US08/130,130 priority patent/US5384750A/en
Publication of KR940010083A publication Critical patent/KR940010083A/ko
Application granted granted Critical
Publication of KR950010564B1 publication Critical patent/KR950010564B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

데이타출력버퍼를 가지며 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브, 신호를 가지는 반도체메모리장치에 있어서, 상기 로우어드레스스트로우브신호를 일정주기의 클럭에 의해 전송시키는 다수개의 스테이지를 가지는 제1쉬프트수단과, 상기 제1쉬프트수단의 스테이지들중 소정번째의 스테이지로부터 데이타출력마진신호를 발생하는 추출수단과, 상기 데이타출력마진신호를 입력하며 상기 제1쉬프트수단의 스테이지들로부터 추출된 신호들과 로우어드레스신호들을 각각 조합하여 상기 로우어드레스스트로우브신호에 관한 정보를 가지는 다수개의 제1레이턴시신호들을 발생하는 제1조합수단과, 상기 컬럼어드레스스트로우브신호를 상기 클럭에 의해 전송시키는 다수개의 스테이지를 가지는 제2쉬프트수단과, 상기 데이타 출력마진신호를 입력하며 상기 제2쉬프트수단의 스테이지들로부터 추출된 신호들과 컬럼어드레스신호들을 각각 조합하여 상기 컬럼어드레스스트로우브신호에 관한 정보를 가지는 다수개의 제2 레이턴시신호들을 발생하는 제2조합수단과. 상기 제1 및 제2레이턴시신호들을 입력하여 상기 데이타출력 버퍼를 제어하는 신호를 발생하는 제3조합수단으로 구성됨을 특징으로 하는 반도체메모리장치.

Description

동기식 반도체메모리장치의 데이타출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예가 적용되는 외부의 시스템클럭을 이용하는 다이나믹램의 핀구성도이다,
제3도는 본 발명의 일실시예에 따른 개략도이다.

Claims (10)

  1. 데이타출력버퍼를 가지는 반도체메모리장치에 있어서, 상기 데이타출력버퍼를 제어하는 신호가 어드레스의 입력을 허용하는 신호와 소정의 조합신호에 따라 상기 어드레스의 입력을 허용하는 신호로부터 소정의 클럭신호에 응답하여 발생됨을 특징으로 하는 반도체메모리장치.
  2. 제1항에 있어서, 상기 어드레스의 입력을 허용하는 신호가 로우어드레스스트로우브신호임을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 어드레스의 입력을 허용하는 신호가 컬럼어드레스스트로우브신호임을 특징으로 하는 반도체메모리장치.
  4. 제1항에 있어서, 상기 어드레스의 입력을 허용하는 신호가 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브신호임을 특징으로 하는 반도체메모리장치.
  5. 제1항에 있어서, 상기 클럭신호가 일정한 주기를 가지며 상기 반도체장치의 외부에서 공급됨을 특징으로 하는 반도체메모리장치.
  6. 제1항에 있어서, 상기 조합신호가 어드레스조합신호임을 특징으로 하는 반도체메모리장치.
  7. 어드레스스트로우브신호를 사용하며 데이타출력버퍼를 사용하는 반도체메모리장치에 있어서, 상기 어드레스스트로우브신호를 일정한 주기의 클럭에 의해 전송시키는 다수개의 스테이지를 가지는 쉬프트수단과, 상기 스테이지들중 소정번째의 스테이지로부터 데이타출력마진신호를 발생하는 추출수단과, 상기 데이타출력마진신호를 입력하며 상기 스테이지들로부터 추출된 신호들과 어드레스조합신호들을 조합하여 상기 어드레스스트로우브 신호의 정보를 데이타출력버퍼제어신호를 출력하는 수단을 구비함을 특징으로 하는 반도체메모리장치.
  8. 제7항에 있어서, 상기 일정주기의 클럭이 상기 반도체메모리장치의 외부에서 공급됨을 특징으로 하는 반도체메모리장치.
  9. 데이타출력버퍼를 가지며 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브, 신호를 가지는 반도체메모리장치에 있어서, 상기 로우어드레스스트로우브신호를 일정주기의 클럭에 의해 전송시키는 다수개의 스테이지를 가지는 제1쉬프트수단과, 상기 제1쉬프트수단의 스테이지들중 소정 번째의 스테이지로부터 데이타출력마진신호를 발생하는 추출수단과, 상기 데이타출력마진신호를 입력하며 상기 제1쉬프트수단의 스테이지들로부터 추출된 신호들과 로우어드레스신호들을 각각 조합하여 상기 로우어드레스스트로우브신호에 관한 정보를 가지는 다수개의 제1레이턴시신호들을 발생하는 제1조합수단과, 상기 컬럼어드레스스트로우브신호를 상기 클럭에 의해 전송시키는 다수개의 스테이지를 가지는 제2쉬프트수단과, 상기 데이타출력마진신호를 입력하며 상기 제2쉬프트수단의 스테이지들로부터 추출된 신호들과 컬럼어드레스신호들을 각각 조합하여 상기 컬럼어드레스스트로우브신호에 관한 정보를 가지는 다수개의 제2 레이턴시신호들을 발생하는 제2조합수단과, 상기 제1 및 제2레이턴시신호들을 입력하여 상기 데이타 출력버퍼를 제어하는 신호를 발생하는 제3조합수단으로 구성됨을 특징으로 하는 반도체메모리장치.
  10. 제9항에 있어서, 상기 일정주기의 클럭이 상기 반도체 메모리장치의 외부에서 공급됨을 특징으로 하는 반도체메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR92018133A 1992-10-02 1992-10-02 Data output buffer of synchronous semiconductor memory device KR950010564B1 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR92018133A KR950010564B1 (en) 1992-10-02 1992-10-02 Data output buffer of synchronous semiconductor memory device
CN93114141A CN1054940C (zh) 1992-10-02 1993-09-30 同步半导体存储器装置的数据输出缓冲器
EP00106193A EP1026692B1 (en) 1992-10-02 1993-10-01 Data output buffers in semiconductor memory devices
EP93307860A EP0591008B1 (en) 1992-10-02 1993-10-01 Data output buffers in semiconductor memory devices
DE69332728T DE69332728T2 (de) 1992-10-02 1993-10-01 Datenausgangspuffer in Halbleiterspeicheranordnungen
JP24670593A JP3717949B2 (ja) 1992-10-02 1993-10-01 同期式半導体メモリ装置のデータ出力バッファ
DE69329410T DE69329410T2 (de) 1992-10-02 1993-10-01 Datenausgangspuffer in Halbleiterspeicheranordnungen
TW082108132A TW229308B (ko) 1992-10-02 1993-10-02
US08/130,130 US5384750A (en) 1992-10-02 1993-10-04 Data output buffer of a synchronous semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92018133A KR950010564B1 (en) 1992-10-02 1992-10-02 Data output buffer of synchronous semiconductor memory device

Publications (2)

Publication Number Publication Date
KR940010083A true KR940010083A (ko) 1994-05-24
KR950010564B1 KR950010564B1 (en) 1995-09-19

Family

ID=19340550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92018133A KR950010564B1 (en) 1992-10-02 1992-10-02 Data output buffer of synchronous semiconductor memory device

Country Status (7)

Country Link
US (1) US5384750A (ko)
EP (2) EP0591008B1 (ko)
JP (1) JP3717949B2 (ko)
KR (1) KR950010564B1 (ko)
CN (1) CN1054940C (ko)
DE (2) DE69329410T2 (ko)
TW (1) TW229308B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486199B1 (ko) * 1997-08-11 2005-09-12 삼성전자주식회사 반도체메모리장치의하이임피던스제어신호발생회로

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2616567B2 (ja) * 1994-09-28 1997-06-04 日本電気株式会社 半導体記憶装置
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
US5623638A (en) * 1994-11-22 1997-04-22 Advanced Micro Devices, Inc. Memory control unit with programmable edge generator to minimize delay periods for critical DRAM timing parameters
US5526320A (en) * 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5717654A (en) * 1995-02-10 1998-02-10 Micron Technology, Inc. Burst EDO memory device with maximized write cycle timing
US5831450A (en) * 1995-06-01 1998-11-03 Texas Instruments Incorporated System for improved response time output buffer unit having individual stages for signal generation and buffering and output stage applying signal determined by input signal
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
KR0167683B1 (ko) * 1995-09-11 1999-02-01 김광호 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법
US5692165A (en) * 1995-09-12 1997-11-25 Micron Electronics Inc. Memory controller with low skew control signal
KR0164807B1 (ko) * 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US5666324A (en) * 1996-03-15 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device having current consumption reduced
JP3703241B2 (ja) * 1997-01-28 2005-10-05 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置
US6243797B1 (en) 1997-02-18 2001-06-05 Micron Technlogy, Inc. Multiplexed semiconductor data transfer arrangement with timing signal generator
KR100252048B1 (ko) * 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
KR100318263B1 (ko) 1999-06-28 2001-12-24 박종섭 패킷명령어 구동형 메모리소자
JP2001052498A (ja) * 1999-08-05 2001-02-23 Toshiba Corp 半導体記憶装置
KR100311044B1 (ko) * 1999-10-05 2001-10-18 윤종용 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법
KR100468776B1 (ko) * 2002-12-10 2005-01-29 삼성전자주식회사 클락 지터의 영향을 감소시킬 수 있는 동기식 반도체메모리장치
KR100548563B1 (ko) * 2003-06-30 2006-02-02 주식회사 하이닉스반도체 Ｄｄｒ ｓｄｒａｍ 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법
KR100557636B1 (ko) * 2003-12-23 2006-03-10 주식회사 하이닉스반도체 클럭신호를 이용한 데이터 스트로브 회로
US7054222B2 (en) * 2004-07-19 2006-05-30 Micron Technology, Inc. Write address synchronization useful for a DDR prefetch SDRAM
KR100654125B1 (ko) 2005-09-29 2006-12-08 주식회사 하이닉스반도체 반도체메모리소자의 데이터 출력장치
KR101143487B1 (ko) 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치의

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719601A (en) * 1986-05-02 1988-01-12 International Business Machine Corporation Column redundancy for two port random access memory
JPS63155340A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 記憶装置の読出し方式
JP2740063B2 (ja) * 1990-10-15 1998-04-15 株式会社東芝 半導体記憶装置
TW198135B (ko) * 1990-11-20 1993-01-11 Oki Electric Ind Co Ltd
JP3100622B2 (ja) * 1990-11-20 2000-10-16 沖電気工業株式会社 同期型ダイナミックｒａｍ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486199B1 (ko) * 1997-08-11 2005-09-12 삼성전자주식회사 반도체메모리장치의하이임피던스제어신호발생회로

Also Published As

Publication number Publication date
EP1026692A2 (en) 2000-08-09
EP0591008A3 (en) 1994-12-28
JPH06203563A (ja) 1994-07-22
EP0591008B1 (en) 2000-09-13
EP0591008A2 (en) 1994-04-06
DE69329410T2 (de) 2001-06-07
EP1026692B1 (en) 2003-02-26
CN1089748A (zh) 1994-07-20
DE69329410D1 (de) 2000-10-19
EP1026692A3 (en) 2000-12-20
KR950010564B1 (en) 1995-09-19
JP3717949B2 (ja) 2005-11-16
US5384750A (en) 1995-01-24
DE69332728T2 (de) 2003-12-18
TW229308B (ko) 1994-09-01
CN1054940C (zh) 2000-07-26
DE69332728D1 (de) 2003-04-03

Similar Documents

Publication Publication Date Title
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR910005308A (ko) 반도체 메모리
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR910001771A (ko) 반도체 메모리 장치
KR940007884A (ko) 반도체 장치
KR920010638A (ko) 반도체 기억장치
KR950034777A (ko) 반도체 기억장치
KR900003898A (ko) 다이나믹형 메모리
KR850008567A (ko) 반도체 집적회로
KR930001229A (ko) 반도체 메모리 장치
KR930005366A (ko) 유효 데이타만을 출력하는 장치 및 방법과 메모리 장치
KR850007713A (ko) 반도체 기억장치
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치
KR970012755A (ko) 반도체 메모리 장치
KR880000969A (ko) 스타틱ram
KR900010778A (ko) 반도체 메모리장치
KR970051140A (ko) 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR970023434A (ko) 반도체 메모리 장치의 출력 데이터 제어방법
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
KR880000961A (ko) 영상 기억장치
KR970012718A (ko) 동기 반도체 메모리 장치
KR960038999A (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 17

EXPY Expiration of term