KR960018899A - 읽기변환쓰기기능을 가지는 메모리 모듈 - Google Patents

읽기변환쓰기기능을 가지는 메모리 모듈 Download PDF

Info

Publication number
KR960018899A
KR960018899A KR1019940032090A KR19940032090A KR960018899A KR 960018899 A KR960018899 A KR 960018899A KR 1019940032090 A KR1019940032090 A KR 1019940032090A KR 19940032090 A KR19940032090 A KR 19940032090A KR 960018899 A KR960018899 A KR 960018899A
Authority
KR
South Korea
Prior art keywords
output
data
input
memory module
signal
Prior art date
Application number
KR1019940032090A
Other languages
English (en)
Other versions
KR0140097B1 (ko
Inventor
조수인
서동일
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940032090A priority Critical patent/KR0140097B1/ko
Priority to JP7312906A priority patent/JPH08227578A/ja
Priority to US08/563,407 priority patent/US5629894A/en
Publication of KR960018899A publication Critical patent/KR960018899A/ko
Application granted granted Critical
Publication of KR0140097B1 publication Critical patent/KR0140097B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 패리터비트를 포함한 다수개의 데이타비트들을 처리하기 위한 다수개의 데이타입출력핀들은 가지는 워드확장형와 반도체메모리 모듈에 관한 것으로서, 읽기변환쓰기동작을 수행할 수 있도록 하기 위하여, 상기 패리티비트를 처리하며 데이타의 입력과 출력이 공통으로 이루어지는 하나의 데이타입출력핀과 상기 데이타의 입력과 출력을 제어하는 신호를 받기 위한 핀을 적어도 가지는 반도체메모리소자와, 복수개의 데이타의 입력과 출력이 각각 공통으로 이루어지는 복수개의 데이타입출력핀들과 상기 신호를 받기 위한 핀을 적어도 각각 가지는 복수개의 반도체 메모리소자들을 구비한다.

Description

읽기변환쓰기기능을 가지는 메모리 모듈
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 메모리모듈의 일실시예를 보여주는 도면.
제3도는 본 발명에 따른 메모리모듈의 구성에 관한 일 실시예를 보여주는 도면.
제4도는 본 발명의 메모리모듈에서 각 신호들의 동작타이밍들 보여주는 도면.

Claims (6)

  1. 패리티비트를 포함한 다수개의 데이타비트들을 처리하기 위한 다수개의 데이타입출력핀들을 가지는 반도체메모리모듈에 있어서, 상기 패리티비트를 처리하며 데이타의 입력과 출력이 공통으로 이루어지는 하나의 데이타 입출력핀과 상기 데이타의 입력과 출력을 제어하는 신호른 받기 위한 핀을 적어도 가지는 반도체메모리소자와, 복수개의 데이타의 입력과 출력이 각각 공통으로 이루어지는 복수개의 데이타입출력핀들과 상기 신호를 받기 위한 핀을 적어도 각각 가지는 복수개의 반도체메모리소자들을 구비함을 특징으로 하는 메모리모듈.
  2. 제1항에 있어서, 상기 반도체메모리소자들이, 로우어드레스 스트로우브신호 및 컬럼어드레스 스트로우브 신호와 쓰기활성화신호 및 복수개의 어드레스신호들을 입력함을 특징으로 하는 메모리모듈.
  3. 제1항 또는 제2항에 있어서, 상기 신호가, 상기 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브 신호가 활성화된 때에 활성화되어 상기 데이타가 출력되도록 하는 출력활성화신호임을 특징으로 하는 메모리모듈.
  4. 패리티비트를 포함한 다수개의 데이타비트들을 처리하기 위한 다수개와 데이타입출력핀들을 가지며 데이타비트의 입력과 출력이 독립된 핀을 통하여 이루어지는 단일비트 반도체메모리소자를 포함하는 메모리모듈에 있어서, 상기 패리티비트은 제외한 복수개의 데이타비트들에 해당하는 복수개의 데이타입출력핀들에 분할되어 연결된 복수개의 데이타입출력핀들과 데이타비트들의 입력과 출력을 제어하는 신호를 받기 위한 핀을 각각 가지는 복수개의 다중비트 반도체메모리소자들을 구비하며, 상기 단일비트 반도체메모리소자의 입력 및 출력용 핀이 하나로 묶여 상기 메모리모듈의 데이타입출력핀들 중 상기 패리티비트를 위한 데이타입출력핀에 연결되고, 상기 단일비트 반도체메모리소자가 상기 신호를 받기 위한 핀을 가짐을 특징으로 하는 메모리모듈.
  5. 제4항에 있어서, 상기 반도체메모리소자들이, 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브 신호와 쓰기활성화신호 및 복수개의 어드레스신호들을 입력함을 특징으로 하는 메모리모듈.
  6. 제4항 또는 제5항에 있어서, 상기 신호가, 상기 로우어드레스스트로우브신호 및 컬럼어드레스스트로우브 신호가 활성화된 때에 활성화되어 상기 데이타가 출력되도록 하는 출력활성화신호임을 특징으로 하는 메모리모듈.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032090A 1994-11-30 1994-11-30 읽기변환쓰기기능을 가지는 메모리 모듈 KR0140097B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940032090A KR0140097B1 (ko) 1994-11-30 1994-11-30 읽기변환쓰기기능을 가지는 메모리 모듈
JP7312906A JPH08227578A (ja) 1994-11-30 1995-11-30 メモリモジュール
US08/563,407 US5629894A (en) 1994-11-30 1995-11-30 Memory module having read-modify-write function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032090A KR0140097B1 (ko) 1994-11-30 1994-11-30 읽기변환쓰기기능을 가지는 메모리 모듈

Publications (2)

Publication Number Publication Date
KR960018899A true KR960018899A (ko) 1996-06-17
KR0140097B1 KR0140097B1 (ko) 1998-07-15

Family

ID=19399734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032090A KR0140097B1 (ko) 1994-11-30 1994-11-30 읽기변환쓰기기능을 가지는 메모리 모듈

Country Status (3)

Country Link
US (1) US5629894A (ko)
JP (1) JPH08227578A (ko)
KR (1) KR0140097B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804162B1 (en) 2001-04-05 2004-10-12 T-Ram, Inc. Read-modify-write memory using read-or-write banks
US6718444B1 (en) 2001-12-20 2004-04-06 Advanced Micro Devices, Inc. Read-modify-write for partial writes in a memory controller
KR100437468B1 (ko) * 2002-07-26 2004-06-23 삼성전자주식회사 9의 배수가 되는 데이터 입출력 구조를 반도체 메모리 장치
CN105868044A (zh) * 2016-05-13 2016-08-17 成都四象联创科技有限公司 一种不可逆存储器数据校验系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61110459A (ja) * 1984-11-02 1986-05-28 Nippon Telegr & Teleph Corp <Ntt> 半導体メモリ
JPH01304997A (ja) * 1988-06-01 1989-12-08 Nec Corp Ｉｃカード
JPH04248198A (ja) * 1991-01-24 1992-09-03 Mitsubishi Electric Corp 携帯形半導体記憶装置

Also Published As

Publication number Publication date
JPH08227578A (ja) 1996-09-03
US5629894A (en) 1997-05-13
KR0140097B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR960043187A (ko) 반도체장치
KR910005308A (ko) 반도체 메모리
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900015323A (ko) 반도체 기억장치
KR910010516A (ko) 반도체 메모리장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR870010551A (ko) 다이나믹 ram
KR940016225A (ko) 반도체 기억장치
CA2347230A1 (en) Serial-to-parallel/parallel-to-serial conversion engine
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR880014564A (ko) 메모리 장치용 출력 버퍼 제어회로
KR960015230A (ko) 반도체 기억 장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
KR900002305A (ko) 반도체 기억장치
US6625067B2 (en) Semiconductor memory device for variably controlling drivability
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
KR960001999A (ko) 메모리 뱅크 선택회로
US6246628B1 (en) Semiconductor memory device having read/write amplifiers disposed for respective memory segments
KR950001765A (ko) 반도체 기억장치
KR970076803A (ko) 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
KR940004643A (ko) 듀얼 포트 디램 장치
KR900003746A (ko) 어드레스 메모리 유니트
KR970049576A (ko) 메모리 소자의 데이터 기입 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 17

EXPY Expiration of term