KR970076803A - 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 - Google Patents

분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR970076803A
KR970076803A KR1019960018519A KR19960018519A KR970076803A KR 970076803 A KR970076803 A KR 970076803A KR 1019960018519 A KR1019960018519 A KR 1019960018519A KR 19960018519 A KR19960018519 A KR 19960018519A KR 970076803 A KR970076803 A KR 970076803A
Authority
KR
South Korea
Prior art keywords
data
input
output
memory cell
cell blocks
Prior art date
Application number
KR1019960018519A
Other languages
English (en)
Other versions
KR0183871B1 (ko
Inventor
김종현
박호진
김홍
오효진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960018519A priority Critical patent/KR0183871B1/ko
Publication of KR970076803A publication Critical patent/KR970076803A/ko
Application granted granted Critical
Publication of KR0183871B1 publication Critical patent/KR0183871B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치에 관한 것이다. 본 발명은, 하나의 어드레스에 의해 동시에 선택되는 복수의 메모리셀 블럭과, 하나의 입출력 핀을 통해 한 페이지 싸이클 동안 연속적으로 입력되는 복수의 입력데이터를 분리클락에 의해 분리하여 서로 다른 데이터버스에 각각 출력하는 데이터입력버터와, 상기 복수의 메모리셀 블락과 상기 데이터 입력버퍼 사이에 개재되고 상기 서로 다른 데이터버스에 전달된 데이터를 상기 복수의 메모리셀 블락의 각 입출력 라인에 각각 전달하는 라이트 드라이버와, 상기 복수의 메모리셀 블락으로부터 각 입출력 라인에 전달된 데이터를 증폭하여 상기 서로 다른 데이터 버스에 각각 출력하는 감지증폭기, 및 상기 서로 다른 데이터 버스에 전달된 출력데이타를 한 페이지 싸이클 동안 연속적으로 받아서 분리클락에 의해 분리하여 하나의 입출력 핀을 통해 연속 출력하는 데이터 출력버퍼를 구비하는 것을 특징으로 한다. 따라서 본 발명은 한 tHPC동안에 복수의 데이터를 하나의 입출력 핀을 통해 쓰거나 읽을 수 있으므로, 데이터의 리드/라이트 성능이 크게 향상된다.

Description

분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치의 블락도.

Claims (5)

  1. 하나의 어드레스에 의해 동시에 선택되는 복수의 메모리셀 블락; 하나의 입출력 핀을 통해 한 페이지 싸이클 동안 연속적으로 입력되는 복수의 입력데이터를 분리클락에 의해 분리하여 서로 다른 데이터버스에 각각 출력하는 데이터 입력버퍼; 상기 복수의 메모리셀 블락과 상기 데이터 입력버퍼 사이에 개재되고, 상기 서로 다른 데이터버스에 전달된 데이터를 상기 복수의 메모리셀 블락의 각 입출력 라인에 각각 전달하는 라이트 드라이버; 상기 복수의 메모리셀 블락으로부터 각 입출력 라인에 전달된 데이터를 증폭하여 상기 서로 다른 데이터 버스에 각각 출력하는 감지증폭기; 상기 서로 다른 데이터 버스에 전달된 출력데이터를 한 페이지 싸이클 동안 연속적으로 받아서, 분리클락에 의해 분리하여 하나의 입출력 핀을 통해 연속 출력하는 데이터 출력버퍼를 구비하는 것을 특징으로 하는 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 분리클락이 칼럼 어드레스 스트로브 신호인 것을 특징으로 하는 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 분리클락이 칼럼 어드레스 스트로브 신호와 주기 및 위상이 동일한 다른 신호인 것을 특징으로 하는 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 하나의 입출력 핀을 통해 입력되는 상기 복수의 입력데이터는 상기 분리클락의 "하이"인 구간과 "로우"인 구간에서 연속적으로 입력되는 것을 특징으로 하는 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 데이터 출력버퍼에 입력된 복수의 출력데이터는 상기 분리클락의 "하이"인 구간과 "로우"인 구간에서 연속적으로 출력되는 것을 특징으로 하는 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018519A 1996-05-29 1996-05-29 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 KR0183871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960018519A KR0183871B1 (ko) 1996-05-29 1996-05-29 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018519A KR0183871B1 (ko) 1996-05-29 1996-05-29 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970076803A true KR970076803A (ko) 1997-12-12
KR0183871B1 KR0183871B1 (ko) 1999-04-15

Family

ID=19460079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018519A KR0183871B1 (ko) 1996-05-29 1996-05-29 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR0183871B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023742B2 (en) 2003-05-07 2006-04-04 Samsung Electronics Co., Ltd. Semiconductor device and method for inputting/outputting data simultaneously through single pad
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023742B2 (en) 2003-05-07 2006-04-04 Samsung Electronics Co., Ltd. Semiconductor device and method for inputting/outputting data simultaneously through single pad
KR100624960B1 (ko) * 2004-10-05 2006-09-15 에스티마이크로일렉트로닉스 엔.브이. 반도체 메모리 장치 및 이의 패키지 및 이를 이용한메모리 카드

Also Published As

Publication number Publication date
KR0183871B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR940010097A (ko) 반도체 메모리 장치
KR940007884A (ko) 반도체 장치
KR870010551A (ko) 다이나믹 ram
KR850004684A (ko) 반도체 기억 장치
KR970029767A (ko) 고속 데이타 입/출력이 가능한 소 점유면적의 데이타 입/출력 회로를 구비한 반도체 메모리 장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR950020729A (ko) 램의 컬럼 액세스를 가속하기 위한 데이타 버스 구조
KR960042730A (ko) 반도체기억장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR920020499A (ko) 반도체 기억 장치
KR920010624A (ko) 반도체기억장치
KR970051207A (ko) 메모리의 워드라인 구동회로
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR920003314A (ko) 반도체 메모리장치
JPH02189790A (ja) ダイナミック形半導体記憶装置
KR970076803A (ko) 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
KR950006856A (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
JPH11328965A (ja) 半導体記憶装置
KR970029826A (ko) 데이타 센싱시 센싱회로를 변환하는 반도체 메모리 장치
KR970051310A (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
KR970012718A (ko) 동기 반도체 메모리 장치
KR950024336A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee