KR940007884A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR940007884A
KR940007884A KR1019930017513A KR930017513A KR940007884A KR 940007884 A KR940007884 A KR 940007884A KR 1019930017513 A KR1019930017513 A KR 1019930017513A KR 930017513 A KR930017513 A KR 930017513A KR 940007884 A KR940007884 A KR 940007884A
Authority
KR
South Korea
Prior art keywords
data line
semiconductor device
memory cell
global
global data
Prior art date
Application number
KR1019930017513A
Other languages
English (en)
Other versions
KR100316339B1 (ko
Inventor
다카유키 가와하라
마사카즈 아오키
요시노부 나카고메
마코토 하나와
구니오 우치야마
마사유키 나카무라
고로 기쓰카와
간지 오이시
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR940007884A publication Critical patent/KR940007884A/ko
Application granted granted Critical
Publication of KR100316339B1 publication Critical patent/KR100316339B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Abstract

반도체 장치가 계층화된 상위의 글로벨 데이터선과 하위의 데이터선과 상위의 글로벌데이터선과 하위의 데이터선의 접속을 제어하는 스위치로 된다. 반도체 장치가 데이터선과 독립으로 글로벌 데이터선을 프리차지하는 장치를 가진다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 나타내는 도면.

Claims (14)

  1. 복수의 메모리셀과, 상기 복수의 메모리셀 중에서 선택된 메모리셀의 데이터 신호가 출력되는 데이터선과, 상기 데이터선과 계층적으로 구성된 글로벌 데이터선과, 상기 데이터선과 상기 글로벌 데이터선과의 접속을 제어하는 스위치와, 상기 메모리셀의 선택동작과 병행해서, 상기 데이터선과 상기 글로벌 데이터선을 상기 스위치를 이용해서 전기적으로 접속하기 위해서 글로벌 데이터선의 준비동작을 행하는 준비수단을 구비하는 반도체 장치.
  2. 제1항에 있어서, 상기 준비수단이 상기 메모리셀의 선택동작과 병행해서 상기 글로벌 데이터션을 프리차치하는 수단을 포함하는 반도체 장치.
  3. 제1항에 있어서, 상기 반도체 장치가 접속되는 장치의 클럭신호와 상기 반도체장치의 클럭신호가 공통으로 사용되는 반도체 장치.
  4. 제1항에 있어서, 상기 스위치가 상기 데이터선으로 출력되는 상기 데이터 신호를 증폭하는 증폭수단을 포함하는 반도체 장치.
  5. 상기 반도체 장치에 입력되는 클럭신호와 동기시켜서 미리 상기 글로벌 데이터선에 데이터 신호를 기록하는 제1기록 수단과, 상기 데이터선과 상기 글로벌 데이선을 상기 스위치를 이용해서 전기적으로 접속하여 상기 글로벌 데이터선에 기록된 상기 데이터 신호를 상기 메모리셀에 기록하는 제2기록수단을 구비하는 반도체 장치.
  6. 복수의 메모리셀과, 상기 복수의 메모리셀 중에서 선택된 메모리셀의 데이터 신호가 출력되는 데이터선과, 상기 데이터선과 계층적으로 구성되고, 캐쉬메모리로 사용되는 글로벌 데이터선과, 상기 데이터선과 상기 글로벌 데이터선과의 접속을 제어하는 스위치와, 상기 메모리셀의 선택동작과 병행해서, 상기 데이터선과 상기 글로벌 데이터선을 상기 스위치를 이용해서 전기적으로 접속하기 위해서 글로벌 데이터선의 준비동작을 행하는 준비수단을 구비하는 반도체장치.
  7. 제6항에 있어서, 상기 준비수단이 상기 메모리셀의 선택동작과 병행해서 상기 글로벌 데이터선을 프리차지하는 수단을 포함하는 반도체 장치.
  8. 제6항에 있어서, 상기 반도체 장치가 접속되는 장치의 클럭신호와 상기 반도체장치의 클럭신호가 공통으로 사용되는 반도체 장치.
  9. 제6항에 있어서, 상기 스위치가 상기 데이터선으로 출력되는 상기 데이터 신호를 증폭하는 수단을 포함하는 반도체 장치.
  10. 제6항에 반도체 장치는, 상기 반도체 장치에 입력하는 클럭신호와 동기시켜서 미리 상기 글로벌 데이터선에 데이터신호를 기록하는 제기록수단과, 상기 데이터선과 상기 글로벌 데이터선을 상기 스위치를 이용해서 전기적으로 접속하여 상기 글로벌 데이터선에 기록된 상기 데이터신호를 상기 메모리셀에 기록하는 제2기록수단을 구비하는 반도체 장치.
  11. 복수의 메모리셀과, 상기 복수의 메모리셀 중에서 선택된 메모리셀의 데이터 신호가 출력되는 데이터선과, 상기 데이터선과 계층적으로 구성되는 글로벌 데이터선과, 상기 데이터선과 상기 글로벌 데이터선과의 접속을 제어하는 스위치와, 제1의 메모리셀 선택동작에서 상기 글로벌 데이터선에 발생된 상기 메모리셀에서의 데이터신호에 데이터 신호를 상기 제1의 메모리셀 선택동작 종료 후도 보지하기 위한 수단과, 상기 제1의 메모리셀 선택 동작과 시간적으로 연속한 제2의 메모리셀 선택동작에서 상기 제1의 메모리셀 선택동작에서 상기 글로벌 데이터선으로 선택된 제1데이터 신호와 상기 제2의 메모리셀 선택동작에서 상기 글로벌 데이터선으로 선택된 제2의 데이터 신호를 비교하여, 비교된 상기 제2데이터신호와 상기 제1데이터신호가 동일한 경우, 상기 글로벌 데이터선에 선택되어 있던, 상기 제1데이터 신호를 출력하는 출력수단을 구비하는 반도체 장치.
  12. 제11항에 있어서, 상기 제1데이터 신호와 상기 제2데이터 신호가 어드레스에 의해 비교되는 반도체 장치.
  13. 제11항에 있어서, 상기 반도체 장치가 접속되는 클럭신호와 상기 반도체장치의 클럭신호가 공통으로 사용되는 반도체 장치.
  14. 제11항에 있어서, 상기 스위치가 상기 데이터선으로 출력되는 상기 데이터 신호를 증폭하는 수단을 포함하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930017513A 1992-09-03 1993-09-02 반도체장치 KR100316339B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-235634 1992-09-03
JP23563492 1992-09-03
JP29116592A JP3279681B2 (ja) 1992-09-03 1992-10-29 半導体装置
JP92-291165 1992-10-29

Publications (2)

Publication Number Publication Date
KR940007884A true KR940007884A (ko) 1994-04-28
KR100316339B1 KR100316339B1 (ko) 2002-03-21

Family

ID=26532244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017513A KR100316339B1 (ko) 1992-09-03 1993-09-02 반도체장치

Country Status (3)

Country Link
US (1) US5386394A (ko)
JP (1) JP3279681B2 (ko)
KR (1) KR100316339B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715189A (en) * 1993-04-13 1998-02-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having hierarchical bit line arrangement
JPH07111083A (ja) * 1993-08-20 1995-04-25 Mitsubishi Electric Corp 半導体記憶装置
JP3672946B2 (ja) * 1993-11-30 2005-07-20 株式会社ルネサステクノロジ 半導体記憶装置
US5422781A (en) * 1993-12-30 1995-06-06 Intel Corporation Sense amplifier timing method and apparatus for peak power production
JPH07334985A (ja) * 1994-06-08 1995-12-22 Mitsubishi Electric Corp 半導体記憶装置
US5539701A (en) * 1994-08-05 1996-07-23 Nippon Steel Corporation Sense circuit for semiconductor memory devices
JP2630277B2 (ja) * 1994-10-24 1997-07-16 日本電気株式会社 半導体記憶装置
US5701269A (en) * 1994-11-28 1997-12-23 Fujitsu Limited Semiconductor memory with hierarchical bit lines
JP3666671B2 (ja) * 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
US5600602A (en) * 1995-04-05 1997-02-04 Micron Technology, Inc. Hierarchical memory array structure having electrically isolated bit lines for temporary data storage
US5734620A (en) * 1995-04-05 1998-03-31 Micron Technology, Inc. Hierarchical memory array structure with redundant components having electrically isolated bit lines
JP2953345B2 (ja) * 1995-06-08 1999-09-27 日本電気株式会社 半導体記憶装置
US6061759A (en) * 1996-02-09 2000-05-09 Apex Semiconductor, Inc. Hidden precharge pseudo cache DRAM
KR100244247B1 (ko) * 1997-04-09 2000-02-01 김영환 센싱회로
JP3786521B2 (ja) * 1998-07-01 2006-06-14 株式会社日立製作所 半導体集積回路及びデータ処理システム
US6442089B1 (en) * 1999-12-22 2002-08-27 Intel Corporation Multi-level, low voltage swing sensing scheme for high speed memory design
US6687175B1 (en) * 2000-02-04 2004-02-03 Renesas Technology Corporation Semiconductor device
JP2002063069A (ja) 2000-08-21 2002-02-28 Hitachi Ltd メモリ制御装置、データ処理システム及び半導体装置
US6922692B2 (en) 2001-10-26 2005-07-26 International Business Machines Corporation Directed non-cyclic graph walking system and method
US7263694B2 (en) * 2001-10-26 2007-08-28 International Business Machines Corporation Directed non-cyclic graph walking system for data processing and analysis in software application
KR100472726B1 (ko) * 2002-10-29 2005-03-10 주식회사 하이닉스반도체 고속 데이터억세스를 위한 반도체 메모리장치 및 그구동방법
JP4672341B2 (ja) * 2004-11-22 2011-04-20 株式会社東芝 半導体記憶装置
KR100819100B1 (ko) * 2007-01-04 2008-04-03 삼성전자주식회사 반도체 메모리 장치에서의 데이터 라인 배치 구조 및 라인드라이빙 방법
US7580273B2 (en) * 2007-10-23 2009-08-25 Rao G R Mohan Digital memory with controllable input/output terminals
JP2011146116A (ja) * 2010-01-18 2011-07-28 Elpida Memory Inc 半導体記憶装置及びその制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPS5919291A (ja) * 1982-07-21 1984-01-31 Hitachi Ltd 半導体メモリ装置
JPS6363197A (ja) * 1986-09-03 1988-03-19 Toshiba Corp 半導体記憶装置
US4819207A (en) * 1986-09-30 1989-04-04 Kabushiki Kaisha Toshiba High-speed refreshing rechnique for highly-integrated random-access memory
US4888732A (en) * 1987-02-23 1989-12-19 Matsushita Electric Industrial Co., Ltd. Dynamic random access memory having open bit line architecture
GB2222461B (en) * 1988-08-30 1993-05-19 Mitsubishi Electric Corp On chip testing of semiconductor memory devices
JP2633645B2 (ja) * 1988-09-13 1997-07-23 株式会社東芝 半導体メモリ装置
EP0534963A1 (en) * 1989-08-24 1993-04-07 E.I. Du Pont De Nemours And Company Immunoassay to detect pseudocercosporella antigen in cereal plants
JP2611504B2 (ja) * 1990-06-15 1997-05-21 日本電気株式会社 半導体メモリ
JPH0453083A (ja) * 1990-06-20 1992-02-20 Hitachi Ltd 半導体メモリ
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors

Also Published As

Publication number Publication date
JP3279681B2 (ja) 2002-04-30
US5386394A (en) 1995-01-31
KR100316339B1 (ko) 2002-03-21
JPH06131867A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
KR940007884A (ko) 반도체 장치
KR950004854B1 (ko) 반도체 메모리 장치
KR920013462A (ko) 반도체 기억장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR950015396A (ko) 반도체 불휘발성 기억장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR880013168A (ko) 반도체 기억장치
KR890005993A (ko) 프로그래블 로직디바이스
KR960006039A (ko) 반도체 기억 장치
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR940016225A (ko) 반도체 기억장치
KR920013472A (ko) 반도체 기억장치
KR910001771A (ko) 반도체 메모리 장치
KR890001091A (ko) 스태틱 ram회로
KR870011618A (ko) 고속으로 데이타의 소거가 가능한 다이나믹 ram
KR880009376A (ko) 반도체 기억장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR920010624A (ko) 반도체기억장치
KR920017115A (ko) 반도체기억장치
KR880013070A (ko) 디지탈 신호처리장치
KR970017610A (ko) 반도체 메모리 장치
KR920003314A (ko) 반도체 메모리장치
KR940001412A (ko) 반도체 기억장치
KR950006856A (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
KR880014569A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 12

EXPY Expiration of term