KR930001216A - 랜덤 액세스 메모리 장치와 그 제어방법 - Google Patents

랜덤 액세스 메모리 장치와 그 제어방법 Download PDF

Info

Publication number
KR930001216A
KR930001216A KR1019920009757A KR920009757A KR930001216A KR 930001216 A KR930001216 A KR 930001216A KR 1019920009757 A KR1019920009757 A KR 1019920009757A KR 920009757 A KR920009757 A KR 920009757A KR 930001216 A KR930001216 A KR 930001216A
Authority
KR
South Korea
Prior art keywords
data
cycle
circuit
address
holding
Prior art date
Application number
KR1019920009757A
Other languages
English (en)
Other versions
KR950008442B1 (ko
Inventor
도다 하루키
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR930001216A publication Critical patent/KR930001216A/ko
Application granted granted Critical
Publication of KR950008442B1 publication Critical patent/KR950008442B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

랜덤 액세스 메모리 장치와 그 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 파이프 라인 고속 페이지 모드의 구체적인 시스템 구성도.
제2도는 제1도의 시스템의 독출시의 제어 타이밍을 나타내는 타이밍 챠트.
제3도는 제1도의 시스템의 기록시의 제어 타이밍을 나타내는 타이밍 챠트.
제4도는 파이프 라인 고속 페이지 모드에 있어서의 기록에서 독출에의 전환 제어 타이밍을 나타내는 타이밍 챠트.
제5도는 종래의 고속 페이지 모드에 있어서 독출과 기록을 전환시킬때의 타이밍을 나타내는 타이밍 챠트.
제6도는 종래의 데이타의 독출시의 데이타 전송 경로를 나타내는 구성도.
제7도는 종래의 데이타 기록시의 네이타 전송 경로를 나타내는 구성도.
제8도는 종래의 고속 페이지 독출 모드의 데이타 전송 경로 부분의 시간 배정을 나타내는 타아밍 챠트.
제9도는 종래의 파이프 라인 고속 페이지 독출 모드의 데이타 전송 경로 부분의 시간 배정을 나타내는 타이밍 챠트.
제10도는 종래의 고속 페이지 기록 모드의 데이타 전송 경로 부분의 시간 배정을 나타내는 타이밍 챠트.
제11도는 종래의 파이프 라인 고속 페이지 기록 모드의 데이타 전송 경로 부분의 시간 배정을 나타내는 타이밍 챠트.
* 도면의 주요 부분에 대한 부호의 설명
11 : 데이타 라인 12 : 데이타 센스 앰프
13 : 데이타 래치 14 : 중간 데이타 래치
15 : 데이타 출력 버퍼 16 : 데이타 입력 버퍼
17 : 중간 기록 래치 18 : 기록버퍼
19 : 열어드레스버퍼 20,21 : 어드레스 래치
22 : 열디코더.

Claims (6)

  1. 다이나믹 메모리셀이 매트릭스상으로 배치된 랜덤 액세스 메모리 어레이와 ; 상기 랜덤 액세스 메모리 어레이에 대한 열어드레스를 제1의 사이클에서 외부에서 취입하고 열어드레스 신호의 레벨 변환을 행하는 열어드레스 버퍼회로(19)와 , 상기 열어드레스 버퍼회로에서 레벨 변환된 어드레스 데이타를 다음의 제2의 사이클까지 유지하는 어드레스 데이타 유지회로(20,21)와 , 상기 어드레스 데이타 유지회로에서 유지된 어드레스 데이타를 기반으로 상기 제2의 사이클에서 열선택 신호를 형성하는 디코더(22)와 , 기록시에 셀에기록할 기록데이타를 상기 제1의 사이클에서 외부에서 취입하여 신호의 레벨 변화를 행하는 데이타 입력버퍼회로(16)와 , 상기 열어드레스에 따라서 선택되는 열에의 데이타 전송 경로의 중간에 설치되고, 상기기록 데이타를 상기 제2의 사이클까지 유지하는 기록 데이타 유지회로(17,18)와 ,독출시에 상기 제1의 사이클에서 취입된 열어드레스에 따라서 선택되는 열로부터의 독출데이타를 감지 증폭하는 센스 증폭회로(12)와 , 상기 센스 증폭회로에서 증폭된 독출 데이타를 상기 제2의 사이클 개시시까지 유지하는 독출 데이타 유지회로(13,14)와 , 상기 독출 데이타 유지회로의 출력을 외부로 출력하는 데이타 출력 버퍼(15)를 구비한 랜덤 액세스 메모리 장치.
  2. 제1항에 있어서, 상기 어드레스 데이타 유지회로가 2단의 래치 회로(20,21)를 이루고 있는 것을 특징으로 하는 랜덤 액세스 메모리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 기록 데이타 유지회로가 중간 기록 래치 회로(17) 및 기록 버퍼(18)에 의하여 구성되어있는 것을 특징으로 하는 랜덤 액세스 메모리 장치.
  4. 제 l항 내지 제 2 항에 있어서, 상기 독출 데이타 유지회로가 데이타 래치 회로(l3) 및 중간 데이타 래치 회로(14)에 의하여 구성되어 있는 것을 특징으로 하는 랜덤 액세스 메모리 장치.
  5. 다이나믹 메모리셀이 매트릭스상으로 배치된 랜덤 액세스 메모리 어레이와 상기 랜덤 액세스 메모리어레이에 대한 열어드레스를 외부에서 취입하고 열어드레스 신호의 레벨 변환을 행하는 열어드레스 버퍼회로(19)와, 이 열어드레스 버퍼회로에서 레벨 변환된 어드레스 데이타를 유지하는 어드레스 데이타 유지회로(20,21)와, 이 어드레스 데이타 유지회로에 유지된 어드레스 데이타를 기반으로 열선택 신호를 형성하는디코더(22)와 ; 셀에 기록할 기록데이타를 외부에서 취입하고 신호의 레벨 변환을 행하는 데이타 입력 버퍼회로(16)와 , 상기 열어드레스에 따라 선택되는 열에의 데이타 전송 경로의 중간에서 기록 데이타를 유지하는 기록 데이타 유지회로(17,18)와 , 상기 어드레스에 따라서 선택되는 열에서의 독출 데이타를 감지 증폭하는 센스 증폭회로(12)와 , 상기 센스 증폭회로에서 증폭된 독출 데이타를 유지하는 독출 데이타 유지회로(13,14)와 , 상기 중간 데이타 유지회로의 출력을 외부로 출력하는 데이타 출력 버퍼(15)를 구비한 랜덤 액세스 메모리 장치의 제어방법에 있어서, 데이타 기록시, 제1의 사이클에서 취입한 어드레스 데이타를 상기어드레스 데이타 유지회로에 일단 유지한 후, 다음의 제2사이클에서 기록 어드레스 열을 선택하는 단계와 , 기록할 데이타를 상기 제1사이클에서 외부로부터 상기 데이타 입력 버퍼에 취입하는 단계와 , 취입된데이타를 상기 기록 데이타 유지회로에 일단 유지한 후 상기 제2의 사이클에서 상기 선택된 열로 전송하는 단계를 포함하고, 데이타 독출시, 상기 제1의 사이클에서 취입한 어드레스 데이타를 상기 어드레스 데이타 유지회로에 유지하는 일없이 즉시 그 사이클내에서 어드레스 열을 선택하여 셀데이타를 독출하는 단계와 , 상기 독출 데이타를 상기 데이타 유지회로에 일단 유지한 후 상기 제2사이클에서 상기 데이타 출력 버퍼로부터 외부로 출력하는 단계를 포함한 것을 특징으로 하는 랜덤 액세스 메모리 장치의 제어방법.
  6. 제5항에 있어서, 데이타 기록에서 독출에의 전환 지시가 사이클의 도중에서 주어진 경우, 상기 사이클을 주어진 어드레스 데이타에 의거하여 선택된 열에서의 데이타 출력도 상기 사이클 랜덤 주어진 기록 데이타의 기록도 행하지 않는 다미의 사이클로 하고, 그다음의 사이클에서 독출 동작이 시작되고 다시 다음 사이클에서 독출 사이클최초의 데이타를 출력하도록 한 랜덤 액세스 메모리 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009757A 1991-06-05 1992-06-05 랜덤 액세스 메모리 장치와 그 제어방법 KR950008442B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13408691A JP3178859B2 (ja) 1991-06-05 1991-06-05 ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法
JP91-134086 1991-06-05

Publications (2)

Publication Number Publication Date
KR930001216A true KR930001216A (ko) 1993-01-16
KR950008442B1 KR950008442B1 (ko) 1995-07-31

Family

ID=15120090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009757A KR950008442B1 (ko) 1991-06-05 1992-06-05 랜덤 액세스 메모리 장치와 그 제어방법

Country Status (5)

Country Link
US (1) US5251181A (ko)
EP (1) EP0517240B1 (ko)
JP (1) JP3178859B2 (ko)
KR (1) KR950008442B1 (ko)
DE (1) DE69224447T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437314B1 (ko) * 2001-06-30 2004-06-25 (주)실리콘세븐 동일 어드레스에 대한 데이터의 입력 후 출력을 수행할 수있는 반도체 메모리 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05266652A (ja) * 1992-03-23 1993-10-15 Hitachi Ltd パイプライン動作型メモリシステム
EP0607668B1 (en) * 1993-01-21 1999-03-03 Advanced Micro Devices, Inc. Electronic memory system and method
JP3778579B2 (ja) * 1993-11-16 2006-05-24 株式会社ルネサステクノロジ 半導体記憶装置
US5490113A (en) * 1994-06-15 1996-02-06 Digital Equipment Corporation Memory stream buffer
JP3013714B2 (ja) * 1994-09-28 2000-02-28 日本電気株式会社 半導体記憶装置
KR100209364B1 (ko) * 1995-10-27 1999-07-15 김영환 메모리장치
US7681005B1 (en) * 1996-01-11 2010-03-16 Micron Technology, Inc. Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US5801563A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Output driver circuitry having a single slew rate resistor
US5657292A (en) * 1996-01-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Write pass through circuit
US5619456A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Synchronous output circuit
US5701275A (en) * 1996-01-19 1997-12-23 Sgs-Thomson Microelectronics, Inc. Pipelined chip enable control circuitry and methodology
US5712584A (en) * 1996-01-19 1998-01-27 Sgs-Thomson Microelectronics, Inc. Synchronous stress test control
JP3192077B2 (ja) * 1996-01-30 2001-07-23 日本電気株式会社 半導体記憶装置
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
TW374919B (en) * 1997-08-28 1999-11-21 Hitachi Ltd Synchronous memory unit
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US7069406B2 (en) 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
KR100872213B1 (ko) 2000-07-07 2008-12-05 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법
KR100406543B1 (ko) 2001-12-24 2003-11-20 주식회사 하이닉스반도체 동기식 메모리의 파이프 래치 제어회로
KR100519877B1 (ko) * 2003-12-19 2005-10-10 삼성전자주식회사 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법
US7167413B1 (en) * 2006-05-01 2007-01-23 Input/Output Towed streamer deghosting
CA2787296C (en) * 2010-01-22 2018-11-20 Ion Geophysical Corporation Seismic system with ghost and motion rejection
EP2612170B1 (en) 2010-09-02 2021-04-07 ION Geophysical Corporation Multi-component acoustic-wave sensor and method
MX355746B (es) 2013-03-14 2018-04-27 Ion Geophysical Corp Dispositivos, sistemas y metodos de sensor sismico que incluyen filtracion de ruido.

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597061B1 (en) * 1983-01-03 1998-06-09 Texas Instruments Inc Memory system using pipleline circuitry for improved system
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
US4685088A (en) * 1985-04-15 1987-08-04 International Business Machines Corporation High performance memory system utilizing pipelining techniques
JPS62202537A (ja) * 1986-02-19 1987-09-07 Hitachi Ltd 半導体集積回路装置
EP0293933B1 (en) * 1987-06-04 1993-10-13 Nec Corporation Dynamic memory circuit with improved sensing scheme
JPH01109599A (ja) * 1987-10-22 1989-04-26 Nec Corp 書込み・消去可能な半導体記憶装置
KR940002857B1 (ko) * 1987-12-02 1994-04-04 가부시끼가이샤 히다찌세이사꾸쇼 반도체 메모리 장치
JPH0770213B2 (ja) * 1988-10-03 1995-07-31 三菱電機株式会社 半導体メモリ装置
KR940008295B1 (ko) * 1989-08-28 1994-09-10 가부시기가이샤 히다찌세이사꾸쇼 반도체메모리
US5077693A (en) * 1990-08-06 1991-12-31 Motorola, Inc. Dynamic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437314B1 (ko) * 2001-06-30 2004-06-25 (주)실리콘세븐 동일 어드레스에 대한 데이터의 입력 후 출력을 수행할 수있는 반도체 메모리 장치

Also Published As

Publication number Publication date
EP0517240A2 (en) 1992-12-09
KR950008442B1 (ko) 1995-07-31
JPH04358392A (ja) 1992-12-11
EP0517240A3 (en) 1993-09-22
US5251181A (en) 1993-10-05
DE69224447D1 (de) 1998-03-26
EP0517240B1 (en) 1998-02-18
JP3178859B2 (ja) 2001-06-25
DE69224447T2 (de) 1998-07-02

Similar Documents

Publication Publication Date Title
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR950004854B1 (ko) 반도체 메모리 장치
KR100254071B1 (ko) 동기형 반도체 기억 장치
KR920013462A (ko) 반도체 기억장치
KR950015373A (ko) 메모리장치 및 직·병렬 데이터 변환회로
KR850008023A (ko) 반도체 기억장치
TW411461B (en) A synchronous DRAM including an output data latch circuit being controlled by burst address
KR890008841A (ko) 반도체 기억장치
KR940012130A (ko) 공통 칩위에 형성된 다이나믹 메모리와 스태틱 메모리를 포함하는 반도체 메모리 장치와 그의 동작 방법
KR930020467A (ko) 불휘발성 반도체 기억장치
KR920013472A (ko) 반도체 기억장치
KR960006039A (ko) 반도체 기억 장치
KR940007884A (ko) 반도체 장치
KR890005993A (ko) 프로그래블 로직디바이스
KR910001777A (ko) 속도변환용 라인 메모리
KR860003604A (ko) 반도체 메모리 장치
KR960008849A (ko) 반도체 기억장치
KR960006014A (ko) 동기형 반도체 기억 장치 및 그 판독 제어 방법
KR920010624A (ko) 반도체기억장치
KR940010107A (ko) 랜덤 액세스 메모리 및 그에 사용하기 위한 방법
KR920017115A (ko) 반도체기억장치
KR880013070A (ko) 디지탈 신호처리장치
KR970017610A (ko) 반도체 메모리 장치
KR930018583A (ko) 주소변화검출 회로를 포함하는 반도체 기억장치
KR950020127A (ko) 반도체 기억 회로 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 17

EXPY Expiration of term