KR950015373A - 메모리장치 및 직·병렬 데이터 변환회로 - Google Patents

메모리장치 및 직·병렬 데이터 변환회로 Download PDF

Info

Publication number
KR950015373A
KR950015373A KR1019940031640A KR19940031640A KR950015373A KR 950015373 A KR950015373 A KR 950015373A KR 1019940031640 A KR1019940031640 A KR 1019940031640A KR 19940031640 A KR19940031640 A KR 19940031640A KR 950015373 A KR950015373 A KR 950015373A
Authority
KR
South Korea
Prior art keywords
data
latch
latch circuit
circuit
data transfer
Prior art date
Application number
KR1019940031640A
Other languages
English (en)
Other versions
KR100235134B1 (ko
Inventor
하루키 도다
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR950015373A publication Critical patent/KR950015373A/ko
Application granted granted Critical
Publication of KR100235134B1 publication Critical patent/KR100235134B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

목적
DRAM에 있어서 고속으로 행의 일부의 데이터를 바꿔 쓴다.
구성
다이내믹형의 셀 블럭(11)과. 셀 블럭(11)의 데이터를 감지하는 감지증폭기 (3), 데이터격납을 위한 래치(2), 감지증폭기(3)와 래치(2)와의 사이에서 데이터전송을 행하는 데이터전송게이트 및 래치(2)의 내부에 데이터가 기입된 것에 대응하는 데이터전송게이트만을 제어하여 감지증폭기(3)로 데이터를 전송시키는 바이트기입 마스크회로블럭(1)을 갖추고, 바이트기입 마스크회로블럭(1)에 의해 데이터가 기입된 래치(2)에 대응하는 전송게이트만을 열어 래치(2)로부터 감지증폭기(3)로 데이터를 전송시킴으로써, 셀 블럭(11)에 데이트를 기입하는 경우에, 필요한 데이터만을 래치(2)에 기입하면 족하므로, 레치(2)에서의 쓸데없는 데이터의 기입이 불필요하게 되어, 셀 블럭(11)으로의 데이터의 고속전송이 가능하게 된다.
〈선택도〉제1도

Description

메모리장치 및 직.병렬 데이터 변환회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 따른 메모리장치의 개략구성도,
제2도는 제1도의 구성에서 데이터전송의 주요 부분을 보다 상세하게 나타낸 회로도.

Claims (5)

  1. 다이내믹형의 복수의 메모리셀을 갖춘 메모리셀 블럭 (11)과, 상기 메모리셀로부터의 독출데이터를 감지, 증폭하는 복수의 감지증폭기회로(3), 상기 감지증폭기회로(3)에 대응하여 설치되어 상기 감지증폭기회로(3)로 부터의 데이터 및 외부로부터의 데이터를 격납가능한 복수의 래치회로(2), 상기 각 감지증폭기회로(3)와 상기 각 래치회로(2)와의 사이에 설치되어 데이터 전송게이트 제어신호에 따라 온/오프함으로써 그들 사이에서의 데이터 전송을 허용/금지하는 데이터전송게이트(T) 및, 임의의 상기 래치회로를 갖춘 래치회로군의 복수의 것중의 임의의 것에서의 상기 래치회로에 대해 데이터를 기입시키고, 그 외의 것에서의 상기 래치회로에 대해서는 데이터를 기입시키지 않으며, 데이터기입이 행해진 상기 래치회로군에서의 상기 래치회로로부터 상기 감지중폭기회로로 데이터 전송을 가능하게 함과 더불어 데이터기입이 행해지지 않은 상기 래치회로군에서의 상기 래치회로로부터는 상기 감지증폭기회로로의 데이터전송을 금지하도록 상기 데이터 전송게이트 (T)의 온/오프를 제어하는 제어 수단(1)을 갖춘 것을 특징으로 하는 메모리장치.
  2. 제1항에 있어서, 상기 제어수단(1)은 상기 각 래치회로군에 1대 1로 대응하여 설치된 제어회로를 복수개 갖추고, 상기 각 제어회로는 자기가 대응하는 상기 래치회로군에서의 상기 래치회로에 데이터기입이 행해지는가 아닌가에 기초하여 상기 데이터전송게이트(T)의 온/오프를 제어하는 것을 특징으로 하는 메모리장치.
  3. 제2항에 있어서, 상기 제어회로는, 자기에 대응하는 상기 래치회로군이 선택되어 데이터기입이 행해진 경우에, 그 선택의 시점에서 선택된 것을 기억보지는 제1레지스터회로(RCI)와, 상기 제1레지스터회로(RCI)에 스위치소자(26)를 매개하여 직렬로 접속되어 상기 제1레지스터회로(RCI)내의 기억정보를 상기 데이터전송게이트 제어신호를 생성하기 위한 정보로서 보지는 제2레지스터회로(RC2)를 갖추고, 상기 래치회로(2)로부터 상기 감지증폭기회로(3)로 데이터를 전송하는 경우에는, 상기 스위치소자(26)를 오프하여 상기 제1, 제2레지스터회로(RCI, RC2)를 분리하고, 이 분리상태에 있어서도 상기 제1레지스터회로(RCI)에 상기 선택의 기억보지을 계속적으로 행하게 하며, 상기 제2레지스터회로(RC2)에 상기 데이터전송 직전까지의 상기 제1레지스터회로(RCI)의 보지내용을 상기 데이터전송게이트 제어신호를 생성하기 위한 정보로서 계속 출력하게 하는 제어를 행하는 것을 특징으로 하는 메모리장치.
  4. 외부로부터의 직렬데이터가 가해지는 직렬데이터 입력수단과, 상기 각 직렬데이터가 격납되는 래치회로를 복수개 갖추고, 그들 래치회로의 임의수씩의 것에 의해 복수의 래치회로군이 구성되어 있는 래치수단, 상기 각 래치회로에 1대1로 대응하여 설치되어 상기 복수의 래치회로로부터 그들 내부의 격납데이터를 병렬데이터로서 출력하는 복수의 병렬데이터 출력수단, 상기 각 래치회로와 상기 각 병렬데이터 출력단과의 사이에 설치된 복수의 데이터전송게이트 및, 상기 래치회로군중의 임의의 것을 선택하여 선택한 상기 래치회로군중의 상기 래치회로에 상기 직렬데이터를 기입시키고, 기입이 행해진 상기 래치회로 군에 대응하는 상기 데이터전송게이트를 온함으로써 상기 병렬데이터를 출력시키며, 기입이 행해지지 않은 상기 래치회로군에 대응하는 상기 데이터전송게이트는 닫힌 채로 하는 제어를 행하는 제어수단을 갖춘 것을 특징으로 하는 직·병렬 데이터 변환회로.
  5. 제4항에 있어서, 상기 제어수단은 상기 각 래치회로군에 1대1로 대응하여 설치된 제어회로를 복수개 갖추고, 상기 각 제어회로는 자기가 대응하는 상기 래치회로군에서의 상기 래치회로에 데이터 기입이 행해지는가 아닌가에 기초하여 상기 데이터전송게이트의 온/오프를 제어하는 것을 특징으로 하는 직·병렬 데이터 변환회로.
    ※ 참고사항 최초출원 내용에 의하여 공개하는 것임.
KR1019940031640A 1993-11-29 1994-11-29 메모리장치 및 직.병렬 데이터 변환회로 KR100235134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-298074 1993-11-29
JP29807493A JP3547466B2 (ja) 1993-11-29 1993-11-29 メモリ装置、シリアル‐パラレルデータ変換回路、メモリ装置にデータを書き込む方法、およびシリアル‐パラレルデータ変換方法

Publications (2)

Publication Number Publication Date
KR950015373A true KR950015373A (ko) 1995-06-16
KR100235134B1 KR100235134B1 (ko) 1999-12-15

Family

ID=17854816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031640A KR100235134B1 (ko) 1993-11-29 1994-11-29 메모리장치 및 직.병렬 데이터 변환회로

Country Status (5)

Country Link
US (3) US5568428A (ko)
EP (1) EP0655741B1 (ko)
JP (1) JP3547466B2 (ko)
KR (1) KR100235134B1 (ko)
DE (1) DE69418153T2 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW389909B (en) 1995-09-13 2000-05-11 Toshiba Corp Nonvolatile semiconductor memory device and its usage
US6166979A (en) * 1995-09-13 2000-12-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for using the same
US6035369A (en) 1995-10-19 2000-03-07 Rambus Inc. Method and apparatus for providing a memory with write enable information
US5703810A (en) * 1995-12-15 1997-12-30 Silicon Graphics, Inc. DRAM for texture mapping
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
US5872736A (en) * 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5917758A (en) 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6115318A (en) 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5732036A (en) * 1997-02-14 1998-03-24 Micron Technology, Inc. Memory device communication line control
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US5956502A (en) * 1997-03-05 1999-09-21 Micron Technology, Inc. Method and circuit for producing high-speed counts
US5898638A (en) * 1997-03-11 1999-04-27 Micron Technology, Inc. Latching wordline driver for multi-bank memory
US5870347A (en) * 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
WO1998054727A2 (en) 1997-05-30 1998-12-03 Micron Technology, Inc. 256 Meg DYNAMIC RANDOM ACCESS MEMORY
US6014759A (en) 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6044429A (en) 1997-07-10 2000-03-28 Micron Technology, Inc. Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths
EP1019912A2 (en) * 1997-10-10 2000-07-19 Rambus Incorporated Apparatus and method for pipelined memory operations
US5923594A (en) * 1998-02-17 1999-07-13 Micron Technology, Inc. Method and apparatus for coupling data from a memory device using a single ended read data path
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6055587A (en) * 1998-03-27 2000-04-25 Adaptec, Inc, Integrated circuit SCSI I/O cell having signal assertion edge triggered timed glitch filter that defines a strobe masking period to protect the contents of data latches
US6405280B1 (en) 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
JP4424770B2 (ja) * 1998-12-25 2010-03-03 株式会社ルネサステクノロジ 半導体記憶装置
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP3408479B2 (ja) * 1999-12-17 2003-05-19 日本電気株式会社 半導体記憶装置
JP2002109881A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体集積回路
US6501698B1 (en) * 2000-11-01 2002-12-31 Enhanced Memory Systems, Inc. Structure and method for hiding DRAM cycle time behind a burst access
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
USD949667S1 (en) 2020-04-07 2022-04-26 Intelligent Designs 2000 Corp. Double loop swivel hook

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH069114B2 (ja) * 1983-06-24 1994-02-02 株式会社東芝 半導体メモリ
US4683555A (en) * 1985-01-22 1987-07-28 Texas Instruments Incorporated Serial accessed semiconductor memory with reconfigureable shift registers
DE3605431A1 (de) * 1986-02-20 1987-08-27 Vdo Schindling Pruefbares elektronisches geraet und verfahren zum pruefen eines solchen geraets
US5018109A (en) * 1987-01-16 1991-05-21 Hitachi, Ltd. Memory including address registers for increasing access speed to the memory
US4821226A (en) * 1987-01-30 1989-04-11 Rca Licensing Corporation Dual port video memory system having a bit-serial address input port
US4817058A (en) * 1987-05-21 1989-03-28 Texas Instruments Incorporated Multiple input/output read/write memory having a multiple-cycle write mask
JPH01146187A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp キヤッシュメモリ内蔵半導体記憶装置
JP2591010B2 (ja) * 1988-01-29 1997-03-19 日本電気株式会社 シリアルアクセスメモリ装置
DE69020384T2 (de) * 1989-02-27 1996-03-21 Nec Corp Integrierte Halbleiterspeicherschaltung mit Möglichkeit zum Maskieren des Schreibens im Speicher.
JPH07109703B2 (ja) * 1989-11-15 1995-11-22 株式会社東芝 半導体メモリ装置
DE4118804C2 (de) * 1990-06-08 1996-01-04 Toshiba Kawasaki Kk Serienzugriff-Speicheranordnung
JP3105319B2 (ja) * 1991-12-19 2000-10-30 株式会社 沖マイクロデザイン シリアルアクセスメモリ

Also Published As

Publication number Publication date
DE69418153T2 (de) 1999-09-23
DE69418153D1 (de) 1999-06-02
JP3547466B2 (ja) 2004-07-28
EP0655741B1 (en) 1999-04-28
EP0655741A2 (en) 1995-05-31
KR100235134B1 (ko) 1999-12-15
US5796660A (en) 1998-08-18
JPH07153254A (ja) 1995-06-16
EP0655741A3 (en) 1996-12-18
US5568428A (en) 1996-10-22
US5644537A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
KR950015373A (ko) 메모리장치 및 직·병렬 데이터 변환회로
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR850008569A (ko) 반도체 메모리장치
KR950024216A (ko) 반도체 기억장치
KR920010617A (ko) 반도체 기억장치
KR890001085A (ko) 레지스터를 구비한 반도체 메모리 장치
KR19990002657A (ko) 강유전 메모리 장치
KR880013168A (ko) 반도체 기억장치
KR940022845A (ko) 반도체 메모리 및 용장 어드레스 기입방법
KR960006039A (ko) 반도체 기억 장치
KR940007887A (ko) 반도체 메모리장치
US5825709A (en) Semiconductor memory device
US5625598A (en) Semiconductor memory device having precharge circuit
KR970012790A (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치
KR920017115A (ko) 반도체기억장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR920020499A (ko) 반도체 기억 장치
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR970017610A (ko) 반도체 메모리 장치
US4875189A (en) Random access memory device with nibble mode operation
KR950010084A (ko) 반도체 메모리 장치
JPH04278288A (ja) 半導体記憶装置　
KR0150500B1 (ko) 메모리 장치
KR950029934A (ko) 디지탈 영상 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
G170 Publication of correction
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee