KR920010621A - 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치 - Google Patents

데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR920010621A
KR920010621A KR1019910019378A KR910019378A KR920010621A KR 920010621 A KR920010621 A KR 920010621A KR 1019910019378 A KR1019910019378 A KR 1019910019378A KR 910019378 A KR910019378 A KR 910019378A KR 920010621 A KR920010621 A KR 920010621A
Authority
KR
South Korea
Prior art keywords
data
unit
memory cell
sense amplifier
bit pairs
Prior art date
Application number
KR1019910019378A
Other languages
English (en)
Other versions
KR950014555B1 (ko
Inventor
쇼따로 고바야시
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920010621A publication Critical patent/KR920010621A/ko
Application granted granted Critical
Publication of KR950014555B1 publication Critical patent/KR950014555B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 DRAM 장치의 배치를 보이는 개략도,
제4도는 제3도의 DRAM장치의 일부 구성을 보이는 회로도.

Claims (4)

  1. a) 각각 데이타 비트를 저장하는 복수의 메모리셀(MA11 내지 MAmm, MB11 내지 MBmm)을 구비하는 복수의 메모리셀 어레이 (13a,13b,13c,13d)와, b)상기 복수의 메모리셀 어레이와 결합되어 데이타 비트를 나타내는 작은 전위차를 증가시키는 복수의 감지 증폭기 유닛(14a,14b)와, c)상기 복수의 감지 증폭기를 유닛중의 하나와 데이타 버퍼 유닛간에 데이타 비트를 직렬 공급하는 데이타 레지스터(151 내지 15n) 및 포인터의 적어도 한 조합 유닛(15)을 구비하여 한 반도체 칩(11)상에 구성된 반도체 메모리 장치에 있어서, 상기 복수의 감지 증폭기 유닛(14a,14b)이 각 기 상기 복수의 메모리셀 어레이로부터 선택된 메모리셀 어레이를 (13a 및 13b 또는 13c 및 13d)사이에 공유되며, 상기 적어도 한 직렬 데이타 전송 수단이 상기 복수의 감지 증폭기를 유닛으로부터 선택된 감지 증폭기 유닛들(14a,14d)사이에 공유되어 상기 데이타 비트를 상기 대응감지 증폭기 유닛들 중의 하나와 데이타버퍼 유닛(19)간에 직렬 전송하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 적어도 한 직렬 데이타 전송 수단이, c-1)상기 데이타 비트들을 일시 저장하는 상기 데이타 레지스터 (151 내지 15n) 와 c-2)종족 접속되어 상기 포인터를 형성하여 상기 데이타 레지스터를 순차적으로 지정하는 복수의 플립플롭 회로(FF1 내지 FFn)와, c-3) 상기 데이타 레지스터와 상기 데이타 버퍼 유닛에 연결가능한 직렬 데이타 버스(SDB)사이에 접속되어, 상기 포인터의 출력신호에 따라 상기 데이타 비트를 상기 데이타 레지스터와 상기 직렬데이타 버스간에 직렬전송하는 전송게이트(151a 내지 15nb)를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, d) 상기 한 메모리셀 어레이 (13a)와 접속되어 상기 데이타 비트를 전송시키는 복수의 제1비트선짝(BLP1 내지 BLPn)과, e) 상기 다른 메모리셀 어레이(13b)와 접속되어 상기 데이타 비트를 전송시키는 복수의 제2비트선짝(BL01 내지 BL0n)과, f) 상기 복수의 제1비트선짝과 상기 한 감지 증폭기 유닛(14a)사이에 접속되어, 제1게이트 제어 신호(TG1)에 따라 상기 복수의 제1비트선짝과 상기 한 감지 증폭기 유닛을 연결시키는 제1전송 게이트 유닛(16)과, g) 상기 복수의 제2비트선짝과 상기 한 감지 증폭기 유닛 사이에 접속되어, 제2게이트 제어 신호(TG2)에 따라 상기 복수의 제2비트선짝과 상기 한 감지 증폭기 유닛을 연결시키는 제2전송 게이트유닛(17)과, h)상기 복수의 제2비트선짝과 상기 적어도 한 직렬 데이타 전송수단사이에 접속되어, 제3게이트 제어신호(TG3)에 따라 상기 직렬 데이타 전송수단과 상기 복수의 제2비트선짝을 연결시키는 제3전송 게이트유닛(18)과, i)상기 적어도 한 직렬 데이타 전송 수단과 상기 다른 감지 증폭기 유닛에 연결되는 상기 다른 메모리 셀 어레이(13c,13d)사이에 접속되는 상기 다른 메모리셀 어레이(13c,13d)사이에 접속되는 제4전송 게이트 유닛(TG4)를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 메모리 셀이 동적랜덤 억세스 메모리(DRAM)셀인 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019378A 1990-11-01 1991-11-01 다수의 메모리 셀 어레이 사이에 공유된 데이타 레지스터 및 포인터와 감지 증폭기를 갖는 반도체 메모리 장치 KR950014555B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-296587 1990-11-01
JP2296587A JP3057747B2 (ja) 1990-11-01 1990-11-01 半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR920010621A true KR920010621A (ko) 1992-06-26
KR950014555B1 KR950014555B1 (ko) 1995-12-05

Family

ID=17835478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019378A KR950014555B1 (ko) 1990-11-01 1991-11-01 다수의 메모리 셀 어레이 사이에 공유된 데이타 레지스터 및 포인터와 감지 증폭기를 갖는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US5235547A (ko)
EP (1) EP0483723A3 (ko)
JP (1) JP3057747B2 (ko)
KR (1) KR950014555B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159575A (ja) * 1991-12-04 1993-06-25 Oki Electric Ind Co Ltd ダイナミックランダムアクセスメモリ
EP0579862A1 (de) * 1992-07-24 1994-01-26 Siemens Aktiengesellschaft Integrierte Halbleiterspeicheranordnung
US5369622A (en) * 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5754478A (en) * 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
WO1996027883A1 (fr) * 1995-03-03 1996-09-12 Hitachi, Ltd. Memoire ram dynamique
JP4154006B2 (ja) * 1996-12-25 2008-09-24 富士通株式会社 半導体記憶装置
US5835433A (en) * 1997-06-09 1998-11-10 Micron Technology, Inc. Floating isolation gate from DRAM sensing
KR100520179B1 (ko) * 1999-12-30 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치의 입출력 구조
JP2007200512A (ja) * 2006-01-30 2007-08-09 Renesas Technology Corp 半導体記憶装置
US7986404B2 (en) * 2006-03-30 2011-07-26 Orbotech Ltd. Inspection system employing illumination that is selectable over a continuous range angles
US8695557B2 (en) * 2012-01-04 2014-04-15 Schaeffler Technologies Gmbh & Co. Kg Self-lubricating balance shaft with flow control

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121688A (ja) * 1982-12-28 1984-07-13 Toshiba Corp スタテイツクランダムアクセスメモリ−
US4760562A (en) * 1984-12-04 1988-07-26 Kabushiki Kaisha Toshiba MOS static memory circuit
JPS63152091A (ja) * 1986-12-17 1988-06-24 Hitachi Ltd ダイナミツク型ｒａｍ
KR960001106B1 (ko) * 1986-12-17 1996-01-18 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리
JPH0760595B2 (ja) * 1988-01-12 1995-06-28 日本電気株式会社 半導体メモリ
JPH02246087A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体記憶装置ならびにその冗長方式及びレイアウト方式
JPH03278396A (ja) * 1990-03-27 1991-12-10 Nec Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0483723A3 (en) 1993-08-04
JPH04205781A (ja) 1992-07-27
US5235547A (en) 1993-08-10
JP3057747B2 (ja) 2000-07-04
EP0483723A2 (en) 1992-05-06
KR950014555B1 (ko) 1995-12-05

Similar Documents

Publication Publication Date Title
KR920010822B1 (ko) 반도체메모리장치
US7630230B2 (en) Static random access memory architecture
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR880008333A (ko) 반도체 메모리
KR970067852A (ko) 반도체 집적회로장치
JP2000011640A (ja) 半導体記憶装置
KR930005038A (ko) 테스트 회로를 구비한 반도체 기억장치
KR910013274A (ko) 이중 포트 dram 및 그 동작 방법
US4667310A (en) Large scale circuit device containing simultaneously accessible memory cells
KR920013472A (ko) 반도체 기억장치
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR950020732A (ko) 다이나믹 반도체 기억장치
JPS61239491A (ja) 電子装置
KR920010624A (ko) 반도체기억장치
US5307323A (en) Dual-port memory
GB2031241A (en) Semiconductor data stores
KR920017108A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
US6134163A (en) Semiconductor memory device with independently operating memory banks
KR910019057A (ko) 반도체 메모리 장치
KR960003591B1 (ko) 반도체 기억 장치
KR0150500B1 (ko) 메모리 장치
US5377155A (en) Serial access semiconductor memory having a reduced number of data registers
KR960015575A (ko) 반도체 기억장치 및 반도체 기억장치의 직렬 데이터(serial data) 판독방법
KR100299179B1 (ko) 고속동작용반도체메모리소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101124

Year of fee payment: 16

EXPY Expiration of term