KR100520179B1 - 반도체 메모리 장치의 입출력 구조 - Google Patents
반도체 메모리 장치의 입출력 구조 Download PDFInfo
- Publication number
- KR100520179B1 KR100520179B1 KR10-1999-0066395A KR19990066395A KR100520179B1 KR 100520179 B1 KR100520179 B1 KR 100520179B1 KR 19990066395 A KR19990066395 A KR 19990066395A KR 100520179 B1 KR100520179 B1 KR 100520179B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- bank
- data bus
- output
- global
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 102100021568 B-cell scaffold protein with ankyrin repeats Human genes 0.000 description 18
- 101000971155 Homo sapiens B-cell scaffold protein with ankyrin repeats Proteins 0.000 description 18
- 101100392278 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GDB1 gene Proteins 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 7
- 102100038204 Large neutral amino acids transporter small subunit 1 Human genes 0.000 description 2
- 102100038235 Large neutral amino acids transporter small subunit 2 Human genes 0.000 description 2
- 108091006232 SLC7A5 Proteins 0.000 description 2
- 108091006238 SLC7A8 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100152733 Glycine max TENA_E gene Proteins 0.000 description 1
- 101100069385 Toxoplasma gondii GRA6 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1096—Write circuits, e.g. I/O line write drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Description
Claims (2)
- 센스앰프 인에이블신호 및 뱅크 어드레스에 의해 제어되어 선택된 뱅크의 글로벌 데이터 버스 쌍을 선택적으로 입출력 센스앰프에 연결하기 위한 복수개의 제1 전송게이트;상기 센스앰프 인에이블 신호에 의해 인에이블되고, 상기 제1 전송게이트에 의해 전송되어 선택된 뱅크의 글로벌 데이터 버스 쌍에 실린 데이터를 센싱 및 증폭하여 글로벌 리드 입출력라인 쌍에 전송하는 입출력 센스앰프;라이트 드라이버 인에이블 신호 및 상기 뱅크 어드레스에 의해 제어되어 선택된 뱅크의 글로벌 데이터 버스 쌍을 라이트 드라이버에 선택적으로 연결하기 위한 복수개의 제2 전송게이트;글로벌 라이트 입출력 라인에 실린 데이터를 상기 제2 전송게이트를 통해 선택된 뱅크의 글로벌 데이터 버스 쌍에 구동하여 전송하는 라이트 드라이버;프리차지 인에이블 신호에 의해 제어되어 공유하고자하는 뱅크의 글로벌 데이터 버스 쌍들을 각각 균등화 하는 복수개의 균등화 수단; 및프리차지 인에이블 신호에 의해 제어되어 공유하고자 하는 뱅크의 글로벌 데이터 버스 쌍들을 각각 하이레벨로 프리차지하는 복수개의 프리차지 수단을 포함하여 구성된 것을 특징으로 하는 반도체 메모리 장치의 입출력 구조.
- 상기 제 1 항의 입출력 구조에 있어서,상기 라이트 드라이버는소스에 전원전압이 인가되고, 게이트가 출력단자에 크로스 커플드 연결된 제1 및 제2 피모스 트랜지스터들;드레인이 상기 제1 피모스 트랜지스터의 드레인에 공통 연결되어 상기 출력단자 중의 하나를 형성하고, 게이트에 상기 글로벌 라이트 입출력 라인에 실린 데이터가 입력되는 제1 엔모스 트랜지스터;드레인이 상기 제2 피모스 트랜지스터의 드레인에 공통 연결되어 상기 출력단자 중의 다른 하나를 형성하고, 게이트에 상기 글로벌 라이트 입출력 라인에 실린 데이터가 반전되어 입력되는 제2 엔모스 트랜지스터;드레인이 상기 제1 및 제2 피모스 트랜지스터의 공통 소스에 접속되고, 소스가 접지전압에 접속되고, 게이트에 상기 프리차지 인에이블신호가 인가되어 제어되는 제3 엔모스 트랜지스터; 및상기 프리차지 인에이블신호에 의해 제어되어 상기 출력단자들을 균등화 시키기 위한 제3 피모스 트랜지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 입출력 구조.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0066395A KR100520179B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 메모리 장치의 입출력 구조 |
US09/750,228 US6385121B2 (en) | 1999-12-30 | 2000-12-29 | Semiconductor memory device having a plurality of banks sharing a column control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0066395A KR100520179B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 메모리 장치의 입출력 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010059017A KR20010059017A (ko) | 2001-07-06 |
KR100520179B1 true KR100520179B1 (ko) | 2005-10-10 |
Family
ID=19633533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0066395A KR100520179B1 (ko) | 1999-12-30 | 1999-12-30 | 반도체 메모리 장치의 입출력 구조 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6385121B2 (ko) |
KR (1) | KR100520179B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101393309B1 (ko) | 2008-02-18 | 2014-05-09 | 삼성전자주식회사 | 복수개의 버스 라인들을 구비하는 반도체 장치 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3977027B2 (ja) * | 2001-04-05 | 2007-09-19 | セイコーエプソン株式会社 | 半導体メモリ装置 |
KR100642636B1 (ko) | 2004-07-30 | 2006-11-10 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 라인 배치 방법 |
KR100720260B1 (ko) * | 2004-11-15 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 로컬 입출력 라인 프리차지 회로 |
JP2006216136A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 半導体記憶装置 |
JP2007095254A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ装置 |
JP2007095266A (ja) * | 2005-09-28 | 2007-04-12 | Hynix Semiconductor Inc | 半導体メモリ装置 |
KR100668513B1 (ko) * | 2005-09-28 | 2007-01-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7489585B2 (en) * | 2005-09-29 | 2009-02-10 | Hynix Semiconductor Inc. | Global signal driver for individually adjusting driving strength of each memory bank |
US7778089B2 (en) | 2006-09-29 | 2010-08-17 | Hynix Semiconductor Inc. | Semiconductor memory device including write driver control circuit and write driver control method |
KR100855269B1 (ko) * | 2007-02-14 | 2008-09-01 | 주식회사 하이닉스반도체 | 라이트 드라이버 제어 회로를 포함하는 반도체 메모리 장치 |
KR100935720B1 (ko) * | 2007-05-17 | 2010-01-08 | 주식회사 하이닉스반도체 | 입/출력라인 감지증폭기 및 이를 이용한 반도체 메모리장치 |
KR101046703B1 (ko) * | 2009-03-25 | 2011-07-05 | 주식회사 하이닉스반도체 | 데이터 쓰기회로 및 그를 이용한 반도체 메모리 장치 |
KR101039863B1 (ko) * | 2009-09-02 | 2011-06-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205781A (ja) * | 1990-11-01 | 1992-07-27 | Nec Corp | 半導体メモリ装置 |
JPH1173763A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 半導体集積回路装置 |
KR19990040858A (ko) * | 1997-11-20 | 1999-06-15 | 윤종용 | 행 프리 챠아지 시간을 줄일 수 있는 고밀도 반도체 메모리 장치 |
KR19990048134A (ko) * | 1997-12-08 | 1999-07-05 | 윤종용 | 격리 게이트들이 독립적으로 동작되는 반도체 메모리 장치 |
KR20000054884A (ko) * | 1999-02-01 | 2000-09-05 | 윤종용 | 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치 |
KR20010009807A (ko) * | 1999-07-14 | 2001-02-05 | 윤종용 | 입출력 센스앰프가 차지하는 면적을 최소화하는 메모리 장치 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835436A (en) * | 1995-07-03 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed |
-
1999
- 1999-12-30 KR KR10-1999-0066395A patent/KR100520179B1/ko active IP Right Grant
-
2000
- 2000-12-29 US US09/750,228 patent/US6385121B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205781A (ja) * | 1990-11-01 | 1992-07-27 | Nec Corp | 半導体メモリ装置 |
JPH1173763A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 半導体集積回路装置 |
KR19990040858A (ko) * | 1997-11-20 | 1999-06-15 | 윤종용 | 행 프리 챠아지 시간을 줄일 수 있는 고밀도 반도체 메모리 장치 |
KR19990048134A (ko) * | 1997-12-08 | 1999-07-05 | 윤종용 | 격리 게이트들이 독립적으로 동작되는 반도체 메모리 장치 |
KR20000054884A (ko) * | 1999-02-01 | 2000-09-05 | 윤종용 | 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치 |
KR20010009807A (ko) * | 1999-07-14 | 2001-02-05 | 윤종용 | 입출력 센스앰프가 차지하는 면적을 최소화하는 메모리 장치 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101393309B1 (ko) | 2008-02-18 | 2014-05-09 | 삼성전자주식회사 | 복수개의 버스 라인들을 구비하는 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
US6385121B2 (en) | 2002-05-07 |
KR20010059017A (ko) | 2001-07-06 |
US20010015931A1 (en) | 2001-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10121523B2 (en) | Memory bank signal coupling buffer and method | |
US6985394B2 (en) | Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices | |
KR950009877B1 (ko) | 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치 | |
US7420861B2 (en) | Semiconductor memory device and data read and write method thereof | |
KR100520179B1 (ko) | 반도체 메모리 장치의 입출력 구조 | |
KR930008417B1 (ko) | 반도체 메모리 장치의 다중 비트 병렬 테스트방법 | |
KR100335493B1 (ko) | 데이터 라인 센스앰프부의 센싱 효율을 균일하게 하는 반도체 메모리장치 | |
JPH0456398B2 (ko) | ||
KR100322541B1 (ko) | 입출력 라인쌍 등화회로 및 이를 구비한 메모리 장치 | |
JP2795074B2 (ja) | ダイナミックram | |
KR100548560B1 (ko) | 메모리 장치용 비트라인 프리차지 신호 발생기 | |
KR950009720A (ko) | 반도체 메모리 장치 | |
JPH09106680A (ja) | 半導体メモリ装置 | |
US7911818B2 (en) | Content addressable memory having bidirectional lines that support passing read/write data and search data | |
US7133303B2 (en) | Dynamic type semiconductor memory apparatus | |
KR101265700B1 (ko) | 반도체 메모리 장치 | |
KR100732287B1 (ko) | 패킷 명령어 구동형 반도체 메모리 장치 | |
KR100383263B1 (ko) | 반도체 메모리 장치 및 이 장치의 배치 방법 | |
KR100222036B1 (ko) | 반도체 메모리 장치의 라이트 회로 | |
KR20000014491A (ko) | 반도체메모리의 데이터 입출력회로 | |
KR950009879B1 (ko) | 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치 | |
KR100438672B1 (ko) | 센스앰프의 센싱 속도 향상을 위한 반도체 장치 | |
KR19990081403A (ko) | 반도체 메모리의 메인앰프회로 | |
JPH087564A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20130909 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150827 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180903 Year of fee payment: 14 |