KR940006266A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR940006266A KR940006266A KR1019930012898A KR930012898A KR940006266A KR 940006266 A KR940006266 A KR 940006266A KR 1019930012898 A KR1019930012898 A KR 1019930012898A KR 930012898 A KR930012898 A KR 930012898A KR 940006266 A KR940006266 A KR 940006266A
- Authority
- KR
- South Korea
- Prior art keywords
- differential amplifier
- semiconductor memory
- memory device
- amplifier circuit
- bit lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
반도체 기억 장치는, 빠른 기록 작동을 위해 반도체 기억 장치의 기록 또는 판독 작동을 선택하는 제어 회로의 출력신호의 구동 로드를 감소시키기 위해, 외부 입력 단자에 입력된 기록 데이타를 근거로하여 발생된 한쌍의 보상 신호에 의해 차동 증폭기의 활성 및 비활성 상태를 제어하는 수단을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 밭명에 따른 반도체 기억 장치의 개략적 블럭도,
제7도는 본 발명에 따라 반도체 기억 장치의 제1실시예에서와 동일한 것을 선택하기 위해 비트 라인쌍 및 디코더 회로에 연결된 I/O회로를 도시하는 회로도.
Claims (4)
- 로 및 칼럼 방항으로 배열된 다수의 기억 셀, 상기 기억 셀의 대응하는 칼럼에 접속된 다수의 비트 라인쌍 및, 상기 기억 셀의 대응하는 로에 접속된 다수의 워드 라인을 구비한 기억 셀 어레이와, 상기 비트 라인쌍중 대응하는 비트 라인에 대해 제공된 다수의 제1차동 증폭기 회로와, 가동시, 기록 데이타를 나타내는 참 및 보상 신호를 상기 비트 라인쌍에 전달하기 위해 상기 비트 라인쌍중 대응하는 비트 라인에 대해 제공된 다수의 전달 게이트 쌍과, 상기 제1차동 증폭기 회로중 선택된 한 회로로부터 유도된 출력을 수신하고 증폭시키는 제2차동 증폭기 회로 및, 기록 데이타를 나타내는 참 및 의상 신호에 응답하고 상기 제2차동 증폭기 회로를 가동 중지시키는 제어 회로를 포함하는 것을 특징으로 하는 반도체 기억 장치.
- 제7항에 있어서, 상기 제1차동 증폭기 회로가 공통 로드 회로를 소유하는 것을 특징으로 하는 반도체 기억 장치.
- 제2항에 있어서, 상기 공통 로드 회로는, 제2차동 증폭기 회로가 가동 중지되었을때, 턴 오프되는 절연 게이트 전계 효과 트랜지스터로 구성되는 것을 특징으로 하는 반도체 기억 장치.
- 제2항에 있어서, 상기 제1차동 증폭기 회로중 한 회로와 상기 전달 게이트 쌍중 한 게이트가 한세트의 어드레스 신호에 의해 동시에 가동되는 것을 특징으로 하는 반도체 기억 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-181991 | 1992-07-09 | ||
JP18199192 | 1992-07-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940006266A true KR940006266A (ko) | 1994-03-23 |
KR0138975B1 KR0138975B1 (ko) | 1998-04-30 |
Family
ID=16110416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930012898A KR0138975B1 (ko) | 1992-07-09 | 1993-07-09 | 반도체 메모리 장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5359567A (ko) |
KR (1) | KR0138975B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465744B1 (ko) * | 1997-06-30 | 2005-04-06 | 주식회사 팬택앤큐리텔 | 비동기전송모드(atm)방식을이용한무선가입자망(wll)시스템 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5713005A (en) * | 1995-02-10 | 1998-01-27 | Townsend And Townsend And Crew Llp | Method and apparatus for pipelining data in an integrated circuit |
JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200391A (ja) * | 1987-02-16 | 1988-08-18 | Toshiba Corp | スタテイツク型半導体メモリ |
JPH04212784A (ja) * | 1990-02-15 | 1992-08-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1993
- 1993-07-09 US US08/087,898 patent/US5359567A/en not_active Expired - Lifetime
- 1993-07-09 KR KR1019930012898A patent/KR0138975B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100465744B1 (ko) * | 1997-06-30 | 2005-04-06 | 주식회사 팬택앤큐리텔 | 비동기전송모드(atm)방식을이용한무선가입자망(wll)시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR0138975B1 (ko) | 1998-04-30 |
US5359567A (en) | 1994-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890010905A (ko) | 반도체 기억장치 및 액세스방법 | |
KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
KR970029841A (ko) | 감소 칩 영역을 가진 반도체 메모리 소자 | |
JP2000011640A (ja) | 半導体記憶装置 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR850008569A (ko) | 반도체 메모리장치 | |
KR970051296A (ko) | 다수의 뱅크를 갖는 반도체 메모리 장치 | |
KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
KR0129790B1 (ko) | 개량된 증폭기 회로와 그것을 이용한 반도체 기억장치 | |
KR930003143A (ko) | 분할된 입출력 라인을 갖는 데이타 전송회로 | |
KR920006983A (ko) | 저잡음 감지 구조를 가진 반도체 메모리 장치 | |
KR920013440A (ko) | 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리 | |
KR850005171A (ko) | 저소비 전력 구성의 반도체 집적회로 장치 | |
KR970003270A (ko) | 반도체메모리소자의 테스트를 위한 고속 기록회로 | |
KR960003591B1 (ko) | 반도체 기억 장치 | |
KR950020734A (ko) | 반도체 기억장치 | |
KR940006266A (ko) | 반도체 기억장치 | |
KR890001095A (ko) | 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리 | |
KR930003250B1 (ko) | 반도체 메모리 | |
KR900008523A (ko) | 반도체 메모리 소자 | |
KR950001773A (ko) | 반도체 메모리 장치 | |
KR880014569A (ko) | 반도체 기억장치 | |
KR100195671B1 (ko) | 반도체 메모리 장치 | |
US6021062A (en) | Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time | |
KR930001213A (ko) | 차동 시한에 인가되는 2개 전원 전압을 동시에 공급하는 시한일치회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 16 |
|
EXPY | Expiration of term |