KR950029934A - 디지탈 영상 메모리 - Google Patents

디지탈 영상 메모리 Download PDF

Info

Publication number
KR950029934A
KR950029934A KR1019940007882A KR19940007882A KR950029934A KR 950029934 A KR950029934 A KR 950029934A KR 1019940007882 A KR1019940007882 A KR 1019940007882A KR 19940007882 A KR19940007882 A KR 19940007882A KR 950029934 A KR950029934 A KR 950029934A
Authority
KR
South Korea
Prior art keywords
dram
register
registers
input
data
Prior art date
Application number
KR1019940007882A
Other languages
English (en)
Other versions
KR0123850B1 (ko
Inventor
최고희
김영호
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940007882A priority Critical patent/KR0123850B1/ko
Priority to DE4442638A priority patent/DE4442638B4/de
Priority to JP6319886A priority patent/JPH07298189A/ja
Priority to US08/420,544 priority patent/US5625594A/en
Publication of KR950029934A publication Critical patent/KR950029934A/ko
Application granted granted Critical
Publication of KR0123850B1 publication Critical patent/KR0123850B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Abstract

본 발명은 디지탈 영상 메모리 회로로서, 데이타를 기록 및 판독하는 디램파트와 디램파트에 기록 또는 판독할 데이타를 잠시동안 보존하는 레지스터 파트 및 레지스터 파트의 레지스터를 입출력 데이타 버스에 차례로 연결시키는 스위칭 트랜지스터들을 가진 셀렉터 파트를 가지고, 입출력 데이타버스 상에 나타나는 데이타를 디램에 저장하거나 디램에 저장된 데이타를 입출력 데이타 버스로 전송하는 디지탈 영상 메모리에 있어서, 상기 레지스터 파트가, 트랜스퍼 게이트를 통하여 디램의 비트라인과 연결되는 다수의 레지스터로 구성되는 제1레지스터 파트와, 제1레지스터 파트의 레지스터비트라인과 트랜스퍼 게이트를 통하여 연결되는 다수의 레지스터로 구성되는 제2레지스터 파트로 이루어진다.

Description

디지탈 영상 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 디지탈 영상 메모리의 블록도, 제5도는 본 발명의 디지탈 영상 메모리의 동작 타이밍도, 제6도는 본 발명의 다른 실시예의 디지탈 영상 메모리의 블록도.

Claims (8)

  1. 데이타를 기록 및 판독하는 디램파트와 디램파트에 기록 또는 판독할 데이타를 잠시동안 보존하는 레지스터 파트 및 레지스터 파트의 레지스터를 입출력 데이타 버스에 차례로 연결시키는 스위칭 트랜지스터들을 가진 셀렉터 파트을 가지고, 입출력 데이타버스 상에 나타나는 데이타를 디램에 저장하거나 디램에 저장된 데이타를 입출력 데이타 버스로 전송하는 디지탈 영상 메모리에 있어서, 상기 레지스터 파트는, 트랜스퍼 게이트를 통하여 디램의 비트라인과 연결되는 다수의 레지스터로 구성되는 제1레지스터 파트와, 제1레지스터 파트의 레지스터 비트라인과 트랜스퍼 게이트를 통하여 연결되는 다수의 레지스터로 구성되는 제2레지스터 파트로 이루어지는 것이 특징인 디지탈 영상 메모리.
  2. 제1항에 있어서, 상기 디램파트는 다수의 센스 앰프들과, 다수의 비트선 BL, /BL과 다수의 워드라인 WL를 가지고, 상기 제1레지스터 파트는 다수의 센스앰프의 /BL과 BL들에 연결된 다수의 트랜스퍼 게이트들과, 이 트랜스퍼게이트들을 통하여 연결된 다수의 레지스터들로 구성되고, 이 트랜스퍼 게이트들의 게이트에는 모두 전송신호 XF가 연결되며, 상기 제2레지스터 파트는 제1레지스터의 데이타 출력을 연결하는 다수의 트랜스퍼 게이트들과, 이 트랜스퍼게이트를 통하여 연결된 다수의 레지스터들로 구성되고, 이 트랜스퍼 게이트들의 게이트에는 모두 전송신호 XF_R가 연결되고 레지스터에는 인에이블 신호가 인가되도록 연결된 것이 특징인 디지탈 영상 메모리.
  3. 제2항에 있어서, 상기 제1레지스터 트랜스퍼 게이트는 모스 트랜지스터로 구성되고, 디램 파트의 센스앰프출력인 BL과 /BL에 이 모스 트랜지스터의 소스에 연결되고, 이 모스트랜지스터의 게이트는 전송신호 XF에 연결되고, 이 모스 트랜지스터의 드레인은 각각의 레지스터 비트라인에 연결되는 것이 특징인 디지탈 영상 메모리.
  4. 데이터를 기록 및 판독하는 디램파트와 디램파트에 기록 또는 판독할 데이타를 잠시동안 보존하는 레지스터 파트 및 레지스터 파트의 레지스터를 입출력 데이타 버스에 차례로 연결시키는 스위칭 트랜지스터들을 가진 셀렉터 파트를 가지고, 입출력 데이타버스 상에 나타나는 데이타를 디램에 저장하거나 디램에 저장된 데이타를 입출력 데이타 버스로 전송하는 디지탈 영상 메모리에 있어서, 상기 레지스터 파트는 다수의 레지스터와 이 레지스터를 디램의 비트라인과 연결하는 다수의 트랜스퍼 게이트를 포함하는 상부 레지스터 파트와, 다수의 레지스터와 이 레지스터를 디램의 비트라인과 연결하는 다수의 트랜스퍼 게이트를 포함하는 하부 레지스터 파트로 구성되고, 상기 셀렉트 파트는, 상기 상부 레지스터 파트의 레지스터비트라인을 입출력 버스와 연결하는 스위칭 트랜지스터와, 상기 하부 레지스터 파트의 레지스터비트라인을 입출력 버스와 연결하는 스위칭 트랜지스터로 구성되는 것이 특징인 디지탈 영상 메모리.
  5. 제4항에 있어서, 상기 디램파트는 다수의 센스 앰프들과, 다수의 비트선 BL, /BL과 다수의 워드라인 WL를 가지고, 상기 상부 레지스터 파트는 다수의 센스앰프의 /BL과 BL들에 연결된 다수의 트랜스퍼 게이트들과, 이 트랜지스퍼게이트들을 통하여 연결된 다수의 레지스터들로 구성되고, 이 트랜스퍼 게이트들의 게이트에는 모두 전송신호 XF가 연결되며, 상기 하부 레지스터 파트는 다수의 센스앰프의 /BL과 BL들에 연결된 다수의 트랜스퍼 게이트들과, 이 트랜스퍼게이들을 통하여 연결된 다수의 레지스터들로 구성되고, 이 트랜스퍼 게이트들의 게이트에는 모두 전송신호 XF가 연결되는 것이 특징인 디지탈 영상 메모리.
  6. 제5항에 있어서, 상기 상부 레지스터 파트의 트랜스퍼 게이트는 모드 트랜지스터로 구성되고, 디램 파트의 센스앰프출력인 BL과 /BL에 이 모스 트랜지스터의 소스에 연결되고, 이 모스 트랜지스터의 게이트는 전송신호 XF에 연결되고, 이 모스 트랜지스터의 드레인은 각각의 레지스터 비트라인에 연결되며, 상기 하부 레지스터 파트의 트랜스퍼 게이트는 모스 트랜지스터로 구성되고, 디램 파트의 센스앰프출력인 BL과 /BL에 이 모스 트랜지스터의 소스에 연결되고, 이 모스트랜지스터의 게이트는 전송신호 XF-R에 연결되고, 이 모스 트랜지스터의 드레인은 각각의 레지스터 비트라인에 연결되는 것이 특징인 디지탈 영상 메모리.
  7. 데이타를 기록 및 판독하는 디램파트와 디램파트에 기록 또는 판독할 데이타를 잠시동안 보존하는 서로 직렬로 연결된 두개 이상의 레지스터 파트 및 레지스터 파트의 레지스터를 입출력 데이타 버스에 차례로 연결 시키는 스위칭 트랜지스터들을 가진 셀렉터 파트를 가지고, 입출력 데이터 버스상에 나타나는 데이타를 디램에 저장하거나 디램에 저장된 데이타를 입출력 데이타 버스로 전송하는 디지탈 영상 메모리에 데이타를 기록하는 방법에 있어서, 상기 디램 파트에 가까이 있는 레지스터에 보존되어 있는 데이타를 디램에 기록하는 동안 상기 셀렉트 파트에 가까이 있는 레지스터에 디램에 기록할 데이타를 수신하고 있도록 동작시키는 것이 특징인 디램에 데이타를 기록하는 방법.
  8. 데이타를 기록 및 판독하는 디램파트와 디램파트에 기록 또는 판독할 데이타를 잠시동안 보존하는 서로 병렬로 연결된 두 개 이상의 레지스터 파트 및 레지스터 파트의 레지스터를 입출력 데이타 버스에 차례로 연결시키는 스위칭 트랜지스터들을 가진 셀렉터 파트를 가지고, 입출력 데이터 버스상에 나타나는 데이타를 디램에 저장하거나 디램에 저장된 데이타를 입출력 데이타 버스로 전송하는 디지탈 영상 메모리에 데이타를 기록하는 방법에 있어서, 상기 레지스터 중 하나의 레지스트에 보존되어 있는 데이타를 디램에 기록하는 동안 상기 레지스터 중 다른 하나의 레지스터에는 디램에 기록할 데이타를 수신하고 있도록 동작시키는 것이 특징인 디램에 데이타를 기록하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940007882A 1994-04-15 1994-04-15 디지탈 영상 메모리 KR0123850B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940007882A KR0123850B1 (ko) 1994-04-15 1994-04-15 디지탈 영상 메모리
DE4442638A DE4442638B4 (de) 1994-04-15 1994-11-30 Digitaler Videospeicher
JP6319886A JPH07298189A (ja) 1994-04-15 1994-12-22 デジタル映像メモリ及びそれを用いた画像データの書き込み読み出し方法
US08/420,544 US5625594A (en) 1994-04-15 1995-04-12 Digital video memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940007882A KR0123850B1 (ko) 1994-04-15 1994-04-15 디지탈 영상 메모리

Publications (2)

Publication Number Publication Date
KR950029934A true KR950029934A (ko) 1995-11-24
KR0123850B1 KR0123850B1 (ko) 1997-11-25

Family

ID=19381081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940007882A KR0123850B1 (ko) 1994-04-15 1994-04-15 디지탈 영상 메모리

Country Status (4)

Country Link
US (1) US5625594A (ko)
JP (1) JPH07298189A (ko)
KR (1) KR0123850B1 (ko)
DE (1) DE4442638B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281211B2 (ja) * 1995-01-31 2002-05-13 富士通株式会社 同期式メモリを有する情報処理装置および同期式メモリ
FR2776819B1 (fr) * 1998-03-26 2001-11-02 Sgs Thomson Microelectronics Dram a structure rapide
DE19934500C2 (de) * 1999-07-22 2001-10-31 Infineon Technologies Ag Synchroner integrierter Speicher
US10170166B1 (en) * 2017-09-08 2019-01-01 Winbond Electronics Corp. Data transmission apparatus for memory and data transmission method thereof
WO2019068165A1 (en) 2017-10-06 2019-04-11 Raytheon Canada Limited PIVOT MECHANICS FOR OPEN FRAME REFLEX

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591010B2 (ja) * 1988-01-29 1997-03-19 日本電気株式会社 シリアルアクセスメモリ装置
US4891794A (en) * 1988-06-20 1990-01-02 Micron Technology, Inc. Three port random access memory
JP2832008B2 (ja) * 1988-07-29 1998-12-02 キヤノン株式会社 画像処理システム
DE69124932D1 (de) * 1990-10-31 1997-04-10 Ibm Video-RAM mit schnellen Rücksetzung und Kopiermöglichkeit
US5265051A (en) * 1991-07-31 1993-11-23 Samsung Electronics Co., Ltd. Semiconductor memory device having an internal signal detector
JPH05182455A (ja) * 1991-12-30 1993-07-23 Sony Corp メモリ装置
JP2740097B2 (ja) * 1992-03-19 1998-04-15 株式会社東芝 クロック同期型半導体記憶装置およびそのアクセス方法
JP2871975B2 (ja) * 1992-09-29 1999-03-17 日本電気アイシーマイコンシステム株式会社 半導体メモリ装置
JP2500740B2 (ja) * 1993-04-06 1996-05-29 日本電気株式会社 デュアルポ―トメモリ

Also Published As

Publication number Publication date
KR0123850B1 (ko) 1997-11-25
US5625594A (en) 1997-04-29
DE4442638A1 (de) 1995-10-19
DE4442638B4 (de) 2011-03-24
JPH07298189A (ja) 1995-11-10

Similar Documents

Publication Publication Date Title
KR890010905A (ko) 반도체 기억장치 및 액세스방법
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR950015373A (ko) 메모리장치 및 직·병렬 데이터 변환회로
KR850008569A (ko) 반도체 메모리장치
KR860003604A (ko) 반도체 메모리 장치
KR920017105A (ko) 반도체 기억 장치
KR930003149A (ko) 공통 입출력선을 가지는 데이타 전송회로
KR870008320A (ko) 상이형 메모리셀로 구성되는 반도체 메모리장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR920022292A (ko) 반도체 기억 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR950029934A (ko) 디지탈 영상 메모리
KR880006698A (ko) 씨모오스 반도체 메모리장치의 입출력 회로
KR920010621A (ko) 데이타 레지스터 및 포인터와 감지 증폭기 유닛을 공유하는 반도체 메모리 장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR970017610A (ko) 반도체 메모리 장치
KR900008523A (ko) 반도체 메모리 소자
KR970029766A (ko) 반도체 메모리 장치
KR100227272B1 (ko) 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR880014569A (ko) 반도체 기억장치
KR930001210A (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR960001865B1 (ko) 리드/라이트시에 글로벌 데이타선을 이용하는 반도체 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee