JP3281211B2 - 同期式メモリを有する情報処理装置および同期式メモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図８〜図１３） 発明が解決しようとする課題（図９〜図１３） 課題を解決するための手段（図１，図２） 作用（図１，図２） 実施例 （ａ）第１実施例の説明（図３，図４） （ｂ）第２実施例の説明（図５，図６） （ｃ）第３実施例の説明（図７） （ｄ）その他 発明の効果

【０００２】

【産業上の利用分野】本発明は、システムクロックに同
期してアクセスされる同期式メモリおよびこのような同
期式メモリを有する情報処理装置に関する。近年、コン
ピュータシステム等の情報処理装置では、処理速度のさ
らなる高速化が要求されており、これに伴いその周辺で
使用されるメモリについてもアクセスの高速化が要求さ
れている。

【０００３】そこで、従来のメモリ構造に代わり、一つ
のメモリチップ上において、メモリ本体のデータ書込側
およびデータ読出側、もしくは、データ書込側のみに、
システムクロックに同期して動作するレジスタをそな
え、メモリ本体に対するアクセスをシステムクロックに
同期させて行なうことにより、メモリアクセスの高速化
を可能にした同期式メモリが開発されている。

【０００４】

【従来の技術】このような同期式メモリの一般的な構成
例を図８に示す。この図８において、１は同期式メモリ
で、この同期式メモリ１は、メモリ本体１ａ，アドレス
データレジスタ（ＡＤＲ）２，データ入力用レジスタ３
およびデータ出力用レジスタ４により、一つのメモリチ
ップ上に構成されるものである。

【０００５】ここで、メモリ本体１ａは、従来より用い
られる通常のメモリで、図８に示す例のメモリ本体１ａ
には、アドレスＡ０〜Ａ３でそれぞれ指定されるデータ
ａ０〜ａ３が格納されている。アドレスデータレジスタ
２は、メモリ本体１ａに対してリード（読出）アクセス
もしくはライト（書込）アクセスを行なうべき指定アド
レスを外部から受け、システムクロック（もしくは後述
するスキャンクロック）に応じて保持するものである。

【０００６】また、データ入力用レジスタ３は、メモリ
本体１ａのデータ書込側にそなえられ、メモリ本体１ａ
に対してライトアクセスを行なう場合に、外部からの書
込データをシステムクロック（もしくはスキャンクロッ
ク）に応じて保持するものであり、このデータ入力用レ
ジスタ３に保持されたライトデータは、メモリ本体１ａ
の、アドレスデータレジスタ２に保持されているアドレ
スに書き込まれる。

【０００７】さらに、データ出力用レジスタ４は、メモ
リ本体１ａのデータ読出側にそなえられ、メモリ本体１
ａに対してリードアクセスを行なう場合に、アドレスデ
ータレジスタ２に保持されているアドレスにおけるデー
タを、システムクロック（もしくはスキャンクロック）
に応じ読出データとして保持するものである。そして、
図８に示す例では、上述した同期式メモリ１が、運用中
に動作する主たる回路（図示せず）の他に同期式メモリ
１における内部状態値（各レジスタ２〜４の値）を読み
書きすることが可能なスキャン回路（図示せず）をそな
えた、コンピュータシステム等の情報処理装置にて使用
されている。

【０００８】このようなシステムでは、図８に示すよう
に、通常運用時に、同期式メモリ１に対して与える指定
アドレスをシステムクロックに応じて保持するアドレス
データレジスタ（ＡＤＲ）５と、同期式メモリ１に書き
込むべきライトデータをシステムクロックに応じて保持
するライトデータレジスタ（ＷＤＲ）６と、同期式メモ
リ１からのリードデータをシステムクロックに応じて保
持するリードデータレジスタ（ＲＤＲ）７とがそなえら
れるほか、前記スキャン回路によるスキャン動作時に、
アドレスデータレジスタ５による指定アドレスに代えて
スキャン時用メモリアドレスを同期式メモリ１に与える
べく切替動作を行なうマルチプレクサ８と、ライトデー
タレジスタ６によるライトデータに代えてスキャン時用
ライトデータを同期式メモリ１に与えるべく切替動作を
行なうマルチプレクサ９とがそなえられている。

【０００９】このような構成により、通常運用時には、
マルチプレクサ８，９はそれぞれレジスタ５，６側に切
り替えられ、アドレスデータレジスタ５およびライトデ
ータレジスタ６にそれぞれ格納されるアドレスおよびラ
イトデータが、システムクロックに同期して、同期式メ
モリ１のアドレスデータレジスタ２およびデータ入力用
レジスタ３に転送される。

【００１０】これにより、この同期式メモリ１に対する
チップセレクト信号（ＣＳ；図示省略）およびライトイ
ネーブル信号（ＷＥ；図示省略）がいずれもオン状態で
あれば、データ入力用レジスタ３のデータが、メモリ本
体１ａにおける、アドレスデータレジスタ２のアドレス
に書き込まれる。なお、実際には、チップセレクト信号
やライトイネーブル信号を保持するレジスタも同期式メ
モリ１にそなえられている。

【００１１】また、同期式メモリ１に対するチップセレ
クト信号がオン状態で且つライトイネーブル信号がオフ
状態であれば、アドレスデータレジスタ２により指定さ
れるアドレスにおける、メモリ本体１ａ内のデータが、
システムクロックに同期して出力用レジスタ４に保持さ
れ、次のシステムクロックに同期して出力用レジスタ４
からリードデータレジスタ７に転送される。

【００１２】例えば、同期式メモリ１に対してリードア
クセスを行なっている場合、図８に示すように、アドレ
スデータレジスタ５および２にアドレスＡ３，Ａ２がそ
れぞれ保持され、データ出力用レジスタ４およびリード
データレジスタ７にデータａ１，ａ０が保持されている
ものとする。このような状態で、次のシステムクロック
が立ち上がると、図９に示すように、アドレスデータレ
ジスタ５には、次の指定アドレスＡ４が格納されるとと
もに、アドレスデータレジスタ２には、アドレスデータ
レジスタ５のアドレスＡ３が転送されてくる。また、リ
ードデータレジスタ７には、データ出力用レジスタ４の
データａ２が転送されてくるとともに、データ出力用レ
ジスタ４には、前回（図８）、アドレスデータレジスタ
２に保持されていたアドレスＡ２におけるデータａ２が
メモリ本体１ａから読み出されて格納される。なお、ラ
イトアクセスも、上述と同様にして、ライトデータレジ
スタ６のライトデータを、システムクロックに応じてデ
ータ入力用レジスタ３に転送することにより行なわれ
る。

【００１３】そして、図９に示すような状態からスキャ
ン読出動作を行なう場合には、図１０に示すように、マ
ルチプレクサ８をスキャン時用メモリアドレス側に切り
替えるとともに、システムクロックに代えてスキャンク
ロックを同期式メモリ１に送る。このスキャンクロック
は、レジスタ５〜７には与えられない。これにより、ス
キャンクロックが立ち上がると、図１１に示すように、
アドレスデータレジスタ２には、スキャン時用メモリア
ドレスＡ０が転送され、データ出力用レジスタ４には、
前回（図１０）、入力用レジスタ４に保持されていたア
ドレスＡ３におけるデータａ３がメモリ本体１ａから読
み出されて格納されるとともに、そのデータａ３がスキ
ャンデータとして同期式メモリ１から出力される。

【００１４】なお、マルチプレクサ８をスキャン時用メ
モリアドレス側に、また、マルチプレクサ９をスキャン
時用ライトデータ側に切り替えるとともに、システムク
ロックに代えてスキャンクロックを同期式メモリ１に与
えることにより、スキャン書込動作も、上述のスキャン
読出動作と同様に行なわれる。そして、図１２，図１３
に示すように、上述と同様のスキャン読出動作を行なっ
た後、通常運用の状態に戻る際には、マルチプレクサ
８，９をそれぞれレジスタ５，６側に切り替え、スキャ
ンクロックを停止し、システムクロックの同期式メモリ
１への供給を再開する。

【００１５】

【発明が解決しようとする課題】ところで、上述のよう
な同期式メモリ１を使用した装置においては、同期式メ
モリ１を利用して、主たる回路（図示省略）からの連続
的なデータを単に処理する場合、システムクロックに応
じ連続的に同期式メモリ１に対してリード／ライト動作
を実行すれば、何ら問題はなかった。

【００１６】しかし、その連続的なリード／ライト動作
を中断し、図１０〜図１３にて説明したスキャン動作に
よって、同期式メモリ１の内部値を読み出したり、同期
式メモリ１の内部値を任意に書き替えたりした場合に
は、同期式メモリ１はその内部にレジスタ２〜４を有し
ているため、前記のような中断後の操作（スキャン動
作）により、内部のレジスタ２〜４の状態値が中断時点
（図９，図１０の時点）と通常運用再開時点（図１３の
時点）とで異なってしまう。

【００１７】例えば、図９，図１０に示す中断時点で
は、アドレスデータレジスタ２にはアドレスＡ３が保持
され、出力用レジスタ４にはデータａ２が保持されてい
るが、図１３に示す再開時点では、アドレスデータレジ
スタ２にはアドレスＸ０が保持され、データ出力用レジ
スタ４にはデータａ１が保持されているため、通常運用
再開後に、連続的な動作を正確に続行するためには、ア
ドレスデータレジスタ２にアドレスＡ３を格納するとと
もにデータ出力用レジスタ４にデータａ２を格納する復
元操作が必要になる。

【００１８】しかしながら、従来の情報処理装置や同期
式メモリ１では、一度主たる回路を動作させるとその動
作が終了するまで同期式メモリ１に対して任意にアクセ
スすることはできず、当然、上述のような復元を行なう
ことはできない。従って、図１３に示すような状態から
元の連続的な動作（図９に示す状態に連続する動作）を
実行すると同期式メモリ１からは期待されない値が出力
されるため、通常運用の中断前からの連続的なデータ処
理を行なうことができない。どうしても連続的なデータ
処理を行なう必要がある場合には、その連続的なデータ
処理を再度初めから実行するしかなかった。

【００１９】本発明は、このような課題に鑑み創案され
たもので、一連のリード／ライト動作を中断しスキャン
動作等による内部状態値の読出／書込を行なった後で
も、中断前から連続する動作を支障なく再開できるよう
にして、操作性や運用性の向上をはかった、同期式メモ
リを有する情報処理装置および同期式メモリを提供する
ことを目的とする。

【００２０】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は同期式メモリで、こ
の同期式メモリ１は、図８〜図１３により前述したもの
と同様に、メモリ本体１ａ，アドレスデータレジスタ
２，データ入力用レジスタ３およびデータ出力用レジス
タ４により、一つのメモリチップ上に構成されている。

【００２１】また、１０，１１はアドレスバックアップ
レジスタで、これらのアドレスバックアップレジスタ１
０，１１は、それぞれ、通常運用時にシステムクロック
に同期してアドレスデータレジスタ２に転送されたアド
レス情報のうち最新の２つのものを、順次、常時記憶す
るものである。１２，１３はデータバックアップレジス
タで、これらのデータバックアップレジスタ１２，１３
は、それぞれ、通常運用時にシステムクロックに同期し
てデータ入力用レジスタ３に転送された書込データ情報
のうち最新の２つのものを、常時記憶するものである。

【００２２】そして、１４は切替手段で、この切替手段
１４は、通常運用を中断してシステムクロックとは異な
るクロックにより同期式メモリ１に対するアクセスを行
なった後に通常運用を再開する際に、２段のアドレスバ
ックアップレジスタ１０，１１および２段のデータバッ
クアップレジスタ１２，１３に記憶されている情報を順
次選択して同期式メモリ１のアドレスデータレジスタ２
およびデータ入力用レジスタ３へ出力することにより、
同期式メモリ１のアドレスデータレジスタ２，データ入
力用レジスタ３およびデータ出力用レジスタ４を、通常
運用の中断前と同じ状態に復元するものである（請求項
１）。

【００２３】図２も本発明の原理ブロック図で、この図
２に示す同期式メモリ１Ａは、図１に示した同期式メモ
リ１にはそなえられているデータ出力用レジスタ４をも
たないタイプのものである。このような同期式メモリ１
Ａを用いる場合には、図２に示すように、アドレスバッ
クアップレジスタ１０およびデータバックアップレジス
タ１２をいずれも１段ずつそなえ、切替手段１４が、通
常運用を中断してシステムクロックとは異なるクロック
により同期式メモリ１Ａに対するアクセスを行なった後
に通常運用を再開する際に、アドレスバックアップレジ
スタ１０およびデータバックアップレジスタ１２に記憶
されている情報を同期式メモリ１Ａのアドレスデータレ
ジスタ２およびデータ入力用レジスタ３へ出力すること
により、同期式メモリ１のアドレスデータレジスタ２お
よびデータ入力用レジスタ３を、通常運用の中断前と同
じ状態に復元するように構成されている（請求項２）。

【００２４】なお、図１に示したアドレスバックアップ
レジスタ１０，１１，データバックアップレジスタ１
２，１３および切替手段１４を、同期式メモリ１と同一
のメモリチップ上にそなえてもよいし（請求項３）、同
様に、図２に示したアドレスバックアップレジスタ１
０，データバックアップレジスタ１２および切替手段１
４を、同期式メモリ１Ａと同一のメモリチップ上にそな
えてもよい（請求項４）。この場合、切替手段１４によ
る復元動作を指示する信号を入力するための端子がそな
えられている。

【００２５】

【作用】図１により上述した本発明の同期式メモリを有
する情報処理装置では、通常運用時に、アドレスバック
アップレジスタ１０，１１には、アドレスデータレジス
タ２に転送されたアドレス情報のうち最新の２つが常時
記憶されるとともに、データバックアップレジスタ１
２，１３には、データ入力用レジスタ３に転送された書
込データ情報のうち最新の２つが常時記憶されている。

【００２６】そして、通常運用を中断してシステムクロ
ックとは異なるクロックにより同期式メモリ１に対する
アクセス（スキャン動作等）を行なった後に通常運用を
再開する際には、切替手段１４により、２段のアドレス
バックアップレジスタ１０，１１および２段のデータバ
ックアップレジスタ１２，１３に記憶されている情報を
順次選択して同期式メモリ１のアドレスデータレジスタ
２およびデータ入力用レジスタ３へ出力する。

【００２７】これにより、同期式メモリ１のアドレスデ
ータレジスタ２，データ入力用レジスタ３およびデータ
出力用レジスタ４が、通常運用の中断前と同じ状態に復
元され、支障を来すことなく、通常運用の動作を連続的
に再開させることができる（請求項１）。図２により上
述した本発明の同期式メモリを有する情報処理装置で
は、通常運用時に、アドレスバックアップレジスタ１０
には、アドレスデータレジスタ２に転送されたアドレス
情報のうち最新のものが常時記憶されるとともに、デー
タバックアップレジスタ１２には、データ入力用レジス
タ３に転送された書込データ情報のうち最新のものが常
時記憶されている。

【００２８】そして、通常運用を中断してシステムクロ
ックとは異なるクロックにより同期式メモリ１に対する
アクセス（スキャン動作等）を行なった後に通常運用を
再開する際には、切替手段１４により、アドレスバック
アップレジスタ１０およびデータバックアップレジスタ
１２に記憶されている情報を同期式メモリ１のアドレス
データレジスタ２およびデータ入力用レジスタ３へ出力
する。

【００２９】これにより、同期式メモリ１のアドレスデ
ータレジスタ２およびデータ入力用レジスタ３が、通常
運用の中断前と同じ状態に復元され、支障を来すことな
く、通常運用の動作を連続的に再開させることができる
（請求項２）。なお、アドレスバックアップレジスタ１
０，１１，データバックアップレジスタ１２，１３，切
替手段１４を、同期式メモリ１もしくは１Ａと同一のメ
モリチップ上にそなえた場合には、切替手段１４による
復元動作を指示する信号を端子に与えるだけで、前述し
たような同期式メモリ１，１Ａにおける復元を行なうこ
とができる（請求項３，４）。

【００３０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）第１実施例の説明 図３は本発明の第１実施例としての同期式メモリを有す
る情報処理装置の構成を示すブロック図であり、この図
３において、１は図１，図８にて説明したものとほぼ同
様構成の同期式メモリで、本実施例では、この同期式メ
モリ１は、前述したメモリ本体１ａ，アドレスデータレ
ジスタ（ＡＤＲ）２，データ入力用レジスタ３，データ
出力用レジスタ４のほかイネーブルデータレジスタ（Ｅ
ＤＲ）２１，２２およびゲート２３を有し、一つのメモ
リチップ上に構成されている。

【００３１】ここで、メモリ本体１ａおよびレジスタ２
〜４は、前述したものと同様のものであるので、その説
明は省略する。イネーブルデータレジスタ２１，２２
は、外部から入力されるチップセレクト信号ＣＳおよび
ライトイネーブル信号ＷＥ（２ビット分のデータ）を保
持するもので、２段連続して直列接続され、外部から入
力されるクロック（システムクロックもしくはスキャン
クロック）に応じてデータの保持動作を行なうものであ
る。

【００３２】また、ゲート２３は、イネーブルデータレ
ジスタ２２に保持されるライトイネーブル信号ＷＥに応
じて動作するもので、ライトイネーブル信号ＷＥがオン
状態（ハイレベル）の場合にハイインピーダンス状態に
なって、同期式メモリ１を書込状態にする一方、ライト
イネーブル信号ＷＥがオフ状態（ローレベル）の場合に
開放状態になって、同期式メモリ１を読出可能状態にす
るものである。

【００３３】そして、本実施例では、上述のような同期
式メモリ１が、コンピュータシステム等の情報処理装置
を構成するＬＳＩ５０に付設され、この情報処理装置の
一部として使用されるようになっている。ＬＳＩ５０に
は、運用中に動作する主たる回路（図示せず）の他に、
同期式メモリ１における内部状態値（各レジスタ２〜
４，２１，２２の値）を読み書きすることが可能なスキ
ャン回路（後述）がそなえられている。

【００３４】ＬＳＩ５０には、前述したアドレスデータ
レジスタ（ＡＤＲ）５，ライトデータレジスタ（ＷＤ
Ｒ）６およびリードデータレジスタ（ＲＤＲ）７のほか
に、チップセレクト／ライトイネーブルレジスタ（ＣＳ
／ＷＥＲ）２４，マルチプレクサ２５〜２７，３４〜３
６，バックアップレジスタ２８〜３３，アイドルレジス
タ４２およびスキャン用テーブル４３がそなえられてい
る。

【００３５】ここで、アドレスデータレジスタ５，ライ
トデータレジスタ６およびリードデータレジスタ７は、
前述したものと同様のものであるので、その説明は省略
する。チップセレクト／ライトイネーブルレジスタ２４
は、同期式メモリ１に対するチップセレクト信号ＣＳお
よびライトイネーブル信号ＷＥ（２ビット分のデータ）
をシステムクロックに応じて保持するものである。

【００３６】マルチプレクサ（切替手段）２５〜２７
は、いずれも、通常運用時，スキャン動作時，データ復
元時に応じて、スキャン用テーブル４３のモード切替情
報に従って切替動作するものである。マルチプレクサ２
５は、通常運用時にはアドレスデータレジスタ５からの
アドレスデータを選択し、スキャン動作時にはスキャン
用テーブル４３からのアドレスデータを選択し、データ
復元時にはマルチプレクサ３４からのアドレスデータを
選択するように切替動作を行ない、選択したアドレスデ
ータを同期式メモリ１のアドレスデータレジスタ２へ出
力するものである。

【００３７】マルチプレクサ２６は、通常運用時にはラ
イトデータレジスタ６からのライトデータを選択し、ス
キャン動作時にはスキャン用テーブル４３からのライト
データを選択し、データ復元時にはマルチプレクサ３５
からのライトデータを選択するように切替動作を行な
い、選択したライトデータを同期式メモリ１のデータ入
力用レジスタ３へ出力するものである。

【００３８】マルチプレクサ２７は、通常運用時にはチ
ップセレクト／ライトイネーブルレジスタ２４からのイ
ネーブルデータ（チップセレクト情報も含む）を選択
し、スキャン動作時にはスキャン用テーブル４３からの
Ｒ／Ｗ，ＣＳデータを選択し、データ復元時にはマルチ
プレクサ３６からのイネーブルデータを選択するように
切替動作を行ない、選択したデータを同期式メモリ１の
イネーブルデータレジスタ２１へ出力するものである。

【００３９】一方、アドレスバックアップレジスタ２
８，２９は、それぞれ、通常運用時にシステムクロック
に同期してアドレスデータレジスタ５からアドレスデー
タレジスタ２に転送されたアドレスデータのうち最新の
２つのものを、順次、常時記憶してバックアップするも
ので、アドレスバックアップレジスタ２９に前々回の転
送データがセットアップされるとともに、アドレスバッ
クアップレジスタ２８に前回の転送データがセットアッ
プされる。

【００４０】データバックアップレジスタ３０，３１
は、それぞれ、通常運用時にシステムクロックに同期し
てライトデータレジスタ６からデータ入力用レジスタ３
に転送された書込データ情報のうち最新の２つのもの
を、常時記憶してバックアップするもので、アドレスバ
ックアップレジスタ３１に前々回の転送データがセット
アップされるとともに、アドレスバックアップレジスタ
３０に前回の転送データがセットアップされる。

【００４１】イネーブルバックアップレジスタ３２，３
３は、それぞれ、通常運用時にシステムクロックに同期
してチップセレクト／ライトイネーブルレジスタ２４か
らイネーブルデータレジスタ２１に転送された情報のう
ち最新の２つのものを、常時記憶してバックアップする
もので、イネーブルバックアップレジスタ３３に前々回
の転送データがセットアップされるとともに、イネーブ
ルバックアップレジスタ３２に前回の転送データがセッ
トアップされる。

【００４２】これらのバックアップレジスタ２８〜３３
にセットアップされたバックアップデータを用いて、後
述するごとく、同期式メモリ１におけるデータ復元が実
行されるようになっている。また、マルチプレクサ（切
替手段）３４〜３６は、いずれも、データ復元時にスキ
ャン用テーブル４３のモード切替情報に従って切替動作
するものであり、マルチプレクサ３４は、データ復元時
に、まずアドレスバックアップレジスタ２９からのアド
レスデータを選択して出力した後、アドレスバックアッ
プレジスタ２９からのアドレスデータを選択して出力す
るように切替動作するものである。

【００４３】同様に、マルチプレクサ３５は、データ復
元時に、まずデータバックアップレジスタ３１からのラ
イトデータを選択して出力した後、データバックアップ
レジスタ３０からのライトデータを選択して出力するよ
うに切替動作するものであり、マルチプレクサ３６は、
データ復元時に、まずイネーブルバックアップレジスタ
３３からの情報を選択して出力した後、イネーブルバッ
クアップレジスタ３２からの情報を選択して出力するよ
うに切替動作するものである。

【００４４】さらに、本実施例では、アイドルレジスタ
４２およびスキャン用テーブル（センステーブル）４３
により、ＬＳＩ５０上にスキャン回路が構成されてい
る。アイドルレジスタ４２は、スキャン動作時に、外部
オペレーション装置４１からシリアル転送されてきたス
キャン用の各種データを、スキャン用テーブル４３に格
納する前に一時的に保持する一方、外部オペレーション
装置４１へシリアル転送すべき同期式メモリ１からのス
キャン結果等のデータを一時的に保持するものである。

【００４５】このアイドルレジスタ４２は、例えば８ビ
ット分の情報をスキャンクロック（Ａクロック，Ｂクロ
ック）に応じてシリアルに格納もしくは出力するもの
で、スキャン用テーブル４３に対する読出／書込の指定
を行なう例えば１ビット分のＲ／Ｗ指定部４２Ａと、ス
キャン用テーブル４３上でのアドレスを指定する例えば
３ビット分のアドレス部４２Ｂと、スキャン用テーブル
４３に格納すべきデータを保持する例えば４ビット分の
データ部４２Ｃとを有している。

【００４６】そして、アイドルレジスタ４２のＲ／Ｗ指
定部４２Ａに書込が指定されている場合、データ部４２
Ｃは、スキャンクロック（ＳＥＮＤ１クロック）に応じ
てアイドルレジスタ４２から、アドレス部４２Ｂにより
指定されるスキャン用テーブル４３におけるアドレスに
転送・格納されるようになっている。なお、スキャン用
テーブル４３に転送されるデータ部４２Ｃの内容として
は、同期式メモリ１等に書き込むべきアドレスやデータ
以外に、ＬＳＩ５０内のマルチプレクサ２５〜２７，３
４〜３６の切替状態を制御するためのモード切替情報
や、同期式メモリ１等に対する読出／書込指定情報，チ
ップセレクト情報などのデータも含まれている。

【００４７】スキャン用テーブル４３は、前述したよう
に、アイドルレジスタ４２に一旦格納された外部オペレ
ーション装置４１からのスキャン用の各種データを、Ｓ
ＥＮＤ１クロックに応じて転送されて保持・格納するも
のであり、このスキャン用テーブル４３に保持されてい
る各種データに基づいて、スキャン動作に際しＬＳＩ５
０や同期式メモリ１における内部状態の設定変更を行な
うことが可能になっている。

【００４８】また、スキャン機能を有するシステムで
は、２通りのクロックが必要となる。即ち、通常運用時
にはシステムクロックが用いられ、スキャン動作時には
スキャンクロックが用いられる。外部クロック制御回路
４０は、これら２通りのクロックを生成し、外部オペレ
ーション装置４１からのリクエストに応じてその切替を
行ない、必要な部分へシステムクロックもしくはスキャ
ンクロックを適宜供給するものである。

【００４９】通常運用時に必要なシステムクロックは、
外部クロック制御回路４０から、ＬＳＩ５０上のレジス
タ５〜７，２４，２８〜３３と、同期式メモリ１上のレ
ジスタ２〜４，２１，２２とに供給されるようになって
いる。一方、スキャン動作時に必要なスキャンクロック
は、外部オペレーション装置４１からのリクエストに応
じて生成され、外部クロック制御回路４０から、ＬＳＩ
５０上のアイドルレジスタ４２およびスキャン用テーブ
ル４３と、同期式メモリ１上のレジスタ２〜４，２１，
２２とに供給されるようになっている。スキャンクロッ
クを供給されないＬＳＩ５０上のレジスタ５〜７，２
４，２８〜３３では、システムクロック供給停止時の内
容（レジスタ値）がそのまま保持・固定されることにな
る。

【００５０】なお、アイドルレジスタ４２およびスキャ
ン用テーブル４３に供給されるスキャンクロックは、シ
リアル転送用のＡクロック，Ｂクロックと、アイドルレ
ジスタ４２からスキャン用テーブル４３へのデータ転送
を行なうためのＳＥＮＤ１クロックとであり、同期式メ
モリ１へシステムクロックに代えて供給されるスキャン
クロックは、レジスタ２〜４，２１，２２を動作させる
ためのＳＥＮＤ２クロックである。

【００５１】また、外部オペレーション装置４１は、ス
キャン動作等の要求をオペレータが入力するためのもの
で、スキャン動作要求があった場合に各種データやリク
エストをアイドルレジスタ４２や外部クロック制御回路
４０へ自動的に送出する機能を有している。なお、スキ
ャン動作についての各種データやリクエストは、外部オ
ペレーション装置４１からオペレータの手動操作により
入力できるほか、スキャンクロック（特に同期式メモリ
１に対するＳＥＮＤ２クロック）についても、外部クロ
ック制御回路４０により自動生成せず、外部オペレーシ
ョン装置４１からオペレータの手動操作（マニュアルク
ロック）により入力してもよい。

【００５２】次に、上述のごとく構成された本実施例の
装置の動作を、図４に示すタイムチャートに従って説明
する。例えば、通常運用時で同期式メモリ１に対してリ
ードアクセスを行なっている場合、外部クロック制御回
路４０からのシステムクロックが、ＬＳＩ５０上のレジ
スタ５〜７，２４，２８〜３３と、同期式メモリ１上の
レジスタ２〜４，２１，２２とに供給されており、その
システムクロックの立ち上がりに応じて、各レジスタ５
〜７，２４，２８〜３３，２〜４，２１，２２が下記の
通り動作する。なお、以下の説明に際しては、アドレス
データに関するレジスタ５，２８，２９，２およびデー
タ出力用レジスタ４の動作についてのみ図示し説明して
いるが、他のレジスタも同様に動作することはいうまで
もない。

【００５３】通常運用時、マルチプレクサ２５〜２７は
それぞれレジスタ５，６，２４側に切り替えられ、図４
に示すように、アドレスデータレジスタ５には、例えば
アドレスＡ０，Ａ１，Ａ２，Ａ３，Ａ４が順次転送され
てくるものとすると、最初のアドレスＡ０は、次のシス
テムクロックの立ち上がりに応じ、アドレスバックアッ
プレジスタ２８および同期式メモリ１のアドレスデータ
レジスタ２に転送される。

【００５４】そして、その次のシステムクロックの立ち
上がりに応じ、アドレスバックアップレジスタ２８に保
持されたアドレスＡ０は、次段のアドレスバックアップ
レジスタ２９に転送されるとともに、データ出力用レジ
スタ４に、アドレスデータレジスタ２に保持されていた
アドレスＡ０におけるデータａ０がメモリ本体１ａから
読み出されて格納される。このデータ出力用レジスタ４
に格納されたリードデータは、さらにその次のシステム
クロックの立ち上がりに応じ、リードデータレジスタ７
へ転送される。

【００５５】上述の動作を繰り返すことにより通常運用
が行なわれるが、例えばアドレスデータレジスタ５にア
ドレスＡ４を転送した時点でシステムクロックを停止
し、通常運用を中断した場合、アドレスバックアップレ
ジスタ２８には、前回、同期式メモリ１に転送したアド
レスＡ３が保持されるとともに、アドレスバックアップ
レジスタ２９には、前々回、同期式メモリ１に転送した
アドレスＡ２が保持される。

【００５６】このような状態からスキャン動作（スキャ
ン読出）に移行する場合、マルチプレクサ２５〜２７を
いずれもスキャン用テーブル４３側に切り替えるととも
に、外部オペレーション装置４１から外部クロック制御
回路４０へリクエストを出力し、システムクロックに代
えてスキャンクロックを生成させる。このスキャンクロ
ックは、ＬＳＩ５０上のレジスタ５〜７，２４，２８〜
３３には供給されないので、これらのレジスタには通常
運用停止時の内容が固定されたままになる。

【００５７】そして、同期式メモリ１のアドレスデータ
レジスタ２に、外部クロック制御回路４０からのシステ
ムクロック（ＳＥＮＤ２クロック）の立ち上がりに応じ
て、スキャン用テーブル４３から、例えばスキャンアド
レスＡ０，Ａ１，Ｘ０が順次転送されてくるものとする
と、次のスキャンクロックの立ち上がりに応じて、アド
レスデータレジスタ２に保持されたアドレスＡ０，Ａ
１，Ｘ０におけるデータａ０，ａ１，ｘ０が、メモリ本
体１ａからデータ出力用レジスタ４に順次読み出され、
同期式メモリ１からスキャン読出データとしてアイドル
レジスタ４２へ転送される。なお、スキャン用テーブル
４３のデータを、マルチプレクサ２６およびデータ入力
用レジスタ３に転送することにより、スキャン書込動作
も、上述のスキャン読出動作と同様に行なわれる。

【００５８】上述のようなスキャン動作後、本実施例で
は、スキャンクロック（ＳＥＮＤ２クロック）を２パル
ス分生成するとともに、スキャン用テーブル４３のモー
ド切替情報に基づいてマルチプレクサ２５〜２７，３４
〜３６を以下のように切替制御することにより、同期式
メモリ１内のレジスタ２〜４，２１，２２の内部状態が
通常運用停止時の状態に復元される。

【００５９】つまり、マルチプレクサ２５〜２７をそれ
ぞれマルチプレクサ３４〜３６側に切り替えてから、ま
ずマルチプレクサ３４〜３６をバックアップレジスタ２
９，３１，３３側に切り替えて、データ復元用の最初の
スキャンクロックの立ち上がりに応じて、各バックアッ
プレジスタ２９，３１，３３に保持されている前々回の
転送データを、同期式メモリのレジスタ２，３，２１に
それぞれ転送する。

【００６０】この後、マルチプレクサ３４〜３６をバッ
クアップレジスタ２８，３０，３２側に切り替えて、デ
ータ復元用の２回目のスキャンクロックの立ち上がりに
応じて、各バックアップレジスタ２８，３０，３２に保
持されている前回の転送データを、同期式メモリのレジ
スタ２，３，２１にそれぞれ転送する。これにより、図
４に示す例について言えば、同期式メモリ１内のアドレ
スレジスタ２およびデータ出力用レジスタ４には、通常
運用停止時のアドレスＡ３，リードデータａ２がそれぞ
れ保持され、データ復元が行なわれたことになる。

【００６１】このようにしてデータ復元を行なってか
ら、マルチプレクサ２５〜２７を再びレジスタ５，６，
２４側に切り替えるとともに、外部クロック制御回路４
０により生成するクロックをシステムクロックに切り替
えることにより、通常運用を再開する。このように、本
発明の第１実施例によれば、通常運用時に、アドレスバ
ックアップレジスタ２８〜３３には、同期式メモリ１に
転送されたアドレス，データ，イネーブル情報のうち最
新の２つのものが常時記憶されているので、通常運用を
中断してシステムクロックとは異なるスキャンクロック
により同期式メモリ１に対するスキャン動作等を行なっ
た後に通常運用を再開する際に、マルチプレクサ２５〜
２７，３４〜３６の切替制御により、同期式メモリ１の
各レジスタ２〜４，２１，２２の内部状態を、通常運用
の中断前と同じ状態に復元できる。

【００６２】従って、運用動作を中断することが可能に
なり、且つ、スキャン操作後の中断前からの連続した動
作を支障なく再開させることが可能になり、同期式メモ
リ１を使用した情報処理装置の操作性および運用性に寄
与するところが大きい。 （ｂ）第２実施例の説明 図５は本発明の第２実施例としての同期式メモリを有す
る情報処理装置の構成を示すブロック図であり、この図
５に示す第２実施例では、第１実施例の同期式メモリ１
に代えて、データ出力用レジスタ４およびイネーブルデ
ータレジスタ２２ををもたないタイプの同期式メモリ１
Ａが用いられている。

【００６３】このため、第２実施例の装置も、第１実施
例のものとほぼ同様に構成されているが、図５に示すよ
うに、第２実施例の装置では、バックアップレジスタ２
９，３１，３３およびマルチプレクサ３４〜３６を省略
することができ、構成上、大きく簡素化されている。次
に、この第２実施例の装置の動作を、図６に示すタイム
チャートに従って説明する。図４に示す第１実施例と同
様のスキャン動作（スキャン読出）後、本実施例では、
スキャンクロック（ＳＥＮＤ２クロック）を１パルス分
生成するとともに、スキャン用テーブル４３のモード切
替情報に基づいてマルチプレクサ３４〜３６をそれぞれ
バックアップレジスタ２８，３０，３２側に切り替える
ことにより、同期式メモリ１Ａ内のレジスタ２，３，２
１の内部状態が通常運用停止時の状態に復元される。

【００６４】つまり、マルチプレクサ２５〜２７をそれ
ぞれバックアップレジスタ２８，３０，３２側に切り替
えて、データ復元用のスキャンクロックの立ち上がりに
応じて、各バックアップレジスタ２８，３０，３２に保
持されている前回の転送データを、同期式メモリのレジ
スタ２，３，２１にそれぞれ転送する。これにより、図
６に示す例について言えば、同期式メモリ１Ａ内のアド
レスレジスタ２には、通常運用停止時のアドレスＡ３が
保持され、データ復元が行なわれたことになる。

【００６５】このようにしてデータ復元を行なってか
ら、マルチプレクサ２５〜２７を再びレジスタ５，６，
２４側に切り替えるとともに、外部クロック制御回路４
０により生成するクロックをシステムクロックに切り替
えることにより、通常運用を再開する。このように、本
発明の第２実施例によれば、通常運用時に、アドレスバ
ックアップレジスタ２８，３０，３２には、同期式メモ
リ１Ａに転送されたアドレス，データ，イネーブル情報
のうち最新のものが常時記憶されているので、通常運用
を中断してシステムクロックとは異なるスキャンクロッ
クにより同期式メモリ１Ａに対するスキャン動作等を行
なった後に通常運用を再開する際に、マルチプレクサ２
５〜２７の切替制御により、同期式メモリ１Ａの各レジ
スタ２，３，２１の内部状態を、通常運用の中断前と同
じ状態に復元できる。

【００６６】従って、第１実施例と同様、運用動作を中
断することが可能になり、且つ、スキャン操作後の中断
前からの連続した動作を支障なく再開させることが可能
になり、同期式メモリ１を使用した情報処理装置の操作
性および運用性に寄与するところが大きい。 （ｃ）第３実施例の説明 図７は本発明の第３実施例としての同期式メモリの構成
を示すブロック図であり、この図７に示すように、この
第３実施例では、図３にて説明した第１実施例の装置を
構成するマルチプレクサ２５〜２７，３４〜３６および
バックアップレジスタ２８〜３３が、同期式メモリ１Ｂ
と同一のメモリチップ上にそなえられている。なお、こ
の同期式メモリ１Ｂは、第１実施例の同期式メモリ１と
同様、メモリ本体１ａ，レジスタ２〜４，２１，２２お
よびゲート２３を有するものである。

【００６７】このような同期式メモリ１Ｂには、マルチ
プレクサ２５〜２７の切替状態を制御すべくスキャン用
テーブル４３のモード切替情報に基づく信号をマルチプ
レクサ２５〜２７に供給するためのモード切替信号入力
端子４４と、マルチプレクサ３４〜３６の切替状態を制
御すべくスキャン用テーブル４３のモード切替情報に基
づく信号をマルチプレクサ３４〜３６に供給するための
モード切替信号入力端子４５とがそなえられている。

【００６８】そして、同期式メモリ１Ｂは、第１実施例
にて説明したレジスタ５〜７，２４およびスキャン用テ
ーブル４３に接続されることにより、実質的には図３に
示した装置と全く同様に使用され、第１実施例の同期式
メモリ１と同様に機能する。その場合の動作は、図４に
示すタイムチャートにより説明した通りであり、この第
３実施例でも、第１実施例のものと同様の作用効果を得
ることができる。

【００６９】ただし、第３実施例の同期式メモリ１Ｂに
データ復元に必要な構成を付与することで、同期式メモ
リ１Ｂをマニュアル操作によりデータ復元することもで
きる。つまり、マニュアルクロック等によりスキャン動
作を行なった後、モード切替信号をマニュアル操作によ
りモード切替信号入力信号端子４４，４５に供給するこ
とで、オペレータの意図に応じた任意のタイミングでデ
ータ復元を行なうことができる。

【００７０】（ｄ）その他 なお、図５にて説明した第２実施例の装置を構成するマ
ルチプレクサ２５〜２７およびバックアップレジスタ２
８，３０，３２を、同期式メモリ１Ａと同一のメモリチ
ップ上にそなえてもよい。この場合、図７におけるデー
タ出力用レジスタ４およびイネーブルデータレジスタ２
２が省略されるとともに、バックアップレジスタ２９，
３１，３３，マルチプレクサ３４〜３６およびモード切
替入力端子４５が省略される。

【００７１】そして、このような同期式メモリも、レジ
スタ５〜７，２４およびスキャン用テーブル４３に接続
されることにより、実質的には図５に示した装置と全く
同様に使用され、第２実施例の同期式メモリ１Ａと同様
に機能する。その場合の動作は、図６に示すタイムチャ
ートにより説明した通りであり、この同期式メモリによ
っても、第１実施例のものと同様の作用効果を得ること
ができる。

【００７２】

【発明の効果】以上詳述したように、本発明の同期式メ
モリを有する情報処理装置および同期式メモリによれ
ば、通常運用を中断してシステムクロックとは異なるク
ロックにより同期式メモリに対するアクセスを行なった
後に通常運用を再開する際、同期式メモリにおけるレジ
スタが、通常運用の中断前と同じ状態に復元され、支障
を来すことなく、通常運用の動作を連続的に再開できる
ので、操作性や運用性の大幅な向上に寄与するという効
果がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の原理ブロック図である。

【図３】本発明の第１実施例としての同期式メモリを有
する情報処理装置の構成を示すブロック図である。

【図４】第１実施例の動作を説明するためのタイムチャ
ートである。

【図５】本発明の第２実施例としての同期式メモリを有
する情報処理装置の構成を示すブロック図である。

【図６】第２実施例の動作を説明するためのタイムチャ
ートである。

【図７】本発明の第３実施例としての同期式メモリの構
成を示すブロック図である。

【図８】同期式メモリの一般的な構成を示すブロック図
である。

【図９】一般的な同期式メモリの動作を説明するための
ブロック図である。

【図１０】一般的な同期式メモリの動作を説明するため
のブロック図である。

【図１１】一般的な同期式メモリの動作を説明するため
のブロック図である。

【図１２】一般的な同期式メモリの動作を説明するため
のブロック図である。

【図１３】一般的な同期式メモリの動作を説明するため
のブロック図である。

【符号の説明】

１，１Ａ，１Ｂ 同期式メモリ １ａ メモリ本体 ２ アドレスデータレジスタ（ＡＤＲ） ３ データ入力用レジスタ ４ データ出力用レジスタ ５ アドレスデータレジスタ（ＡＤＲ） ６ ライトデータレジスタ（ＷＤＲ） ７ リードデータレジスタ（ＲＤＲ） ８，９ マルチプレクサ １０，１１ アドレスバックアップレジスタ（ＡＢＲ） １２，１３ データバックアップレジスタ（ＤＢＲ） １４ 切替手段 ２１，２２ イネーブルデータレジスタ（ＥＤＲ） ２３ ゲート ２４ チップセレクト／ライトイネーブルレジスタ（Ｃ
Ｓ／ＷＥＲ） ２５〜２７ マルチプレクサ（切替手段） ２８，２９ アドレスバックアップレジスタ（ＡＢＲ） ３０，３１ データバックアップレジスタ（ＤＢＲ） ３２，３３ イネーブルバックアップレジスタ（ＥＢ
Ｒ） ３４〜３６ マルチプレクサ（切替手段） ４０ 外部クロック制御回路 ４１ 外部オペレーション装置 ４２ アイドルレジスタ ４２Ａ Ｒ／Ｗ指定部 ４２Ｂ アドレス部 ４２Ｃ データ部 ４３ スキャン用テーブル（センステーブル） ４４，４５ モード切替信号入力端子 ５０ ＬＳＩ

フロントページの続き (72)発明者 野村 治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 飯野 隆 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−20996（ＪＰ，Ａ) 特開 昭55−48898（ＪＰ，Ａ) 特開 平４−15832（ＪＰ，Ａ) 特開 平４−275640（ＪＰ，Ａ) 特開 平５−233356（ＪＰ，Ａ) 特開 平６−52070（ＪＰ，Ａ) 特開 平４−153845（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/16 G06F 11/22 G11C 29/00

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 システムクロックに同期して動作するア
   ドレスデータレジスタ，データ入力用レジスタおよびデ
   ータ出力用レジスタをそなえてなる同期式メモリを有す
   る情報処理装置において、 通常運用時にシステムクロックに同期して該アドレスデ
   ータレジスタに転送されたアドレス情報のうち最新の２
   つのものを、常時記憶する２段のアドレスバックアップ
   レジスタと、 通常運用時にシステムクロックに同期して該データ入力
   用レジスタに転送された書込データ情報のうち最新の２
   つのものを、常時記憶する２段のデータバックアップレ
   ジスタと、 通常運用を中断してシステムクロックとは異なるクロッ
   クにより該同期式メモリに対するアクセスを行なった後
   に通常運用を再開する際に、該２段のアドレスバックア
   ップレジスタおよび該２段のデータバックアップレジス
   タに記憶されている情報を順次選択して該同期式メモリ
   の該アドレスデータレジスタおよび該データ入力用レジ
   スタへ出力することにより、該同期式メモリの該アドレ
   スデータレジスタ，該データ入力用レジスタおよび該デ
   ータ出力用レジスタを、通常運用の中断前と同じ状態に
   復元する切替手段とがそなえられていることを特徴とす
   る、同期式メモリを有する情報処理装置。
2. 【請求項２】 システムクロックに同期して動作するア
   ドレスデータレジスタおよびデータ入力用レジスタをそ
   なえてなる同期式メモリを有する情報処理装置におい
   て、 通常運用時にシステムクロックに同期して該アドレスデ
   ータレジスタに転送されたアドレス情報のうち最新のも
   のを、常時記憶するアドレスバックアップレジスタと、 通常運用時にシステムクロックに同期して該データ入力
   用レジスタに転送された書込データ情報のうち最新のも
   のを、常時記憶するデータバックアップレジスタと、 通常運用を中断してシステムクロックとは異なるクロッ
   クにより該同期式メモリに対するアクセスを行なった後
   に通常運用を再開する際に、該アドレスバックアップレ
   ジスタおよび該データバックアップレジスタに記憶され
   ている情報を該同期式メモリの該アドレスデータレジス
   タおよび該データ入力用レジスタへ出力することによ
   り、該同期式メモリの該アドレスデータレジスタおよび
   該データ入力用レジスタを、通常運用の中断前と同じ状
   態に復元する切替手段とがそなえられていることを特徴
   とする、同期式メモリを有する情報処理装置。
3. 【請求項３】 システムクロックに同期して動作するア
   ドレスデータレジスタ，データ入力用レジスタおよびデ
   ータ出力用レジスタをそなえてなる同期式メモリにおい
   て、 通常運用時にシステムクロックに同期して該アドレスデ
   ータレジスタに転送されたアドレス情報のうち最新の２
   つのものを、常時記憶する２段のアドレスバックアップ
   レジスタと、 通常運用時にシステムクロックに同期して該データ入力
   用レジスタに転送された書込データ情報のうち最新の２
   つのものを、常時記憶する２段のデータバックアップレ
   ジスタと、 通常運用を中断してシステムクロックとは異なるクロッ
   クにより該同期式メモリに対するアクセスを行なった後
   に通常運用を再開する際に、該２段のアドレスバックア
   ップレジスタおよび該２段のデータバックアップレジス
   タに記憶されている情報を順次選択して該同期式メモリ
   の該アドレスデータレジスタおよび該データ入力用レジ
   スタへ出力することにより、該同期式メモリの該アドレ
   スデータレジスタ，該データ入力用レジスタおよび該デ
   ータ出力用レジスタを、通常運用の中断前と同じ状態に
   復元する切替手段とが同一メモリチップ上にそなえられ
   るとともに、 該切替手段による復元動作を指示する信号を入力するた
   めの端子がそなえられていることを特徴とする、同期式
   メモリ。
4. 【請求項４】 システムクロックに同期して動作するア
   ドレスデータレジスタおよびデータ入力用レジスタをそ
   なえてなる同期式メモリにおいて、 通常運用時にシステムクロックに同期して該アドレスデ
   ータレジスタに転送されたアドレス情報のうち最新のも
   のを、常時記憶するアドレスバックアップレジスタと、 通常運用時にシステムクロックに同期して該データ入力
   用レジスタに転送された書込データ情報のうち最新のも
   のを、常時記憶するデータバックアップレジスタと、 通常運用を中断してシステムクロックとは異なるクロッ
   クにより該同期式メモリに対するアクセスを行なった後
   に通常運用を再開する際に、該アドレスバックアップレ
   ジスタおよび該データバックアップレジスタに記憶され
   ている情報を該同期式メモリの該アドレスデータレジス
   タおよび該データ入力用レジスタへ出力することによ
   り、該同期式メモリの該アドレスデータレジスタおよび
   該データ入力用レジスタを、通常運用の中断前と同じ状
   態に復元する切替手段とが同一メモリチップ上にそなえ
   られるとともに、 該切替手段による復元動作を指示する信号を入力するた
   めの端子がそなえられていることを特徴とする、同期式
   メモリ。