JPS62262146A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は汎用処理袋ｆｆ１ｆ（以下ＭＰＵと略称する）
。

内部に複数の多目的レジスタを有する処理装置に係りｌ
ＭＰＵ内部にそのレジスタを退避、復帰可能なテンポラ
リレジスタ群を設置し処理中断、再開時のレジスタ退避
、復帰を高速に実行可能な処理装置に関する。

〔従来の技術〕

従来、この種の処理装置の典形的な例としてモラ トロータ社製、１６ビツトＭＰＵ　ＭＣ６８１０が知ら
れている０本処理装置はデータレジスタを３２ピット×
８．アドレスレジスタを３２ビツト×８、その他フント
ロｉルレジスタを備え、データ、アドレスレジスタ合計
で６４バイト分のレジスタが内蔵されている。第６図に
当該処理装置も含め一般的な構成の例を示す、主記憶内
に収納されている。

プログラムを読出しその前会を実行し、次の前会を読出
し・・・・・・の様にプログラムに従って処理を実行し
ていくものである。第４図は、サブルーチンコールの動
作を示したもので、１のルーチンを実行中に２により４
よりの処理実行の要求が発生した場合、一般的には、２
つの要求が発生（ＭＰＵで受付けられた時点）で次の実
行する命令のアドレス３と、ＭＰＵ内のステータスレジ
スタを保存。

一般的にはスタックポインタの示す主記憶に記憶し、４
の先頭にジャンプし４よりの処理を実行する。４の処理
の最後にはリターンサブルーチン等の命令となっている
。この命令はスタックポインタの内容をＭＰＵ内部レジ
スタに戻す処理を行う。

すなわち、次の実行する命令のアドレスユニでは３、又
２で実行していたスティタスレジスタの内容、これらが
ＰＣ（プログラムカウンタ）、ＳＲ（ステータスレジス
タ）に戻され、３よりの実行が再開（継続）される。

〔発明が解決しようとする問題点〕

最新のＭＰＵアーキテクチャは、処理するデータ長とＭ
ＰＵ内部に多数の汎用レジスターを備えていることが、
大きな特徴の一つである。

これは、高水準言語を効率よく、コンパイルタ、実行、
最新のプログラミング技法を容易にするために実施され
ている。それは、多数の汎用レジスタをプログラムの変
数等に使用することにより、ＬＳ　Ｉ、又はＰＭＵ内部
設置レジスタの高速性の特長を生かして、演算性能向上
に大きく貢献している。したがって新しく開発される最
新のＭＰＵの多くは、ますます内部汎用レジスタの本数
増加データ長の増加の傾向にある。しかしこのＭＰＵ内
レジスタ数の増加は処理の変化１例えばリアルタイム処
理使用時のイベント応答、又はサブルーチンコール等の
プログラムの流れが変化する（プログラムスイッチ）処
理に対しては、ディメリットとして作用する。すなわち
、再起動されたプログラムは、そのプログラム自身がＭ
ＰＵ内の多数の汎用レジスタを最大限に利用して、プロ
グラムを作成する。又高水準言語であれば、レジスタ類
の使用はプログラムでまったく意識する必要がないのが
一般的である。したがって、違うプログラムが起動され
る毎に、基本的には、ＭＰＵ内部レジスタの全数を保存
しておき、再実行時に前の状態に復帰する必要がある。

このため、この退避、復帰の機能（前実行していたプロ
グラムに戻れる）としてスタック機能が採用される。ス
タック機構とは、ＭＰＵ内部のスタックポインタを使用
し記憶対象を主記憶とした、Ｌ　Ｉ　Ｆ　ＯＬａ５ｔ−
Ｉｎ　Ｆｉｒｓｔ−Ｏｕｔである。すなわちＰＣ（プロ
グラムカウンタ）。

ＳＲ（ステータスレジスタ）、各種コントロールレジス
タ、汎用レジスタ類を、スタックポインタの示す主記憶
アドレスに記憶する（これをブツシュと呼す）、該処理
が実行後、状態を以上に戻すタメ、退避したデータ類を
復帰する（これ、をポツプと呼す）ことを実行している
。この場合、ブツシュ、ポツプはＭＰＵ内部のデータを
主記憶にライト又はリードの動作となり、主記憶の性能
（アクセスタイム、サイクルタイム）が退避するデータ
量に比例し、オーバヘッド時間として増加する。

外部イベントやサブルーチン等のプログラムを使用しな
い、処理内容であれば、高性能を示すが。

実使用、特にリアルタイム処理の様にイベントの発生に
よるプログラムスイッチが頻繁に発生し、そのレスポン
スタイムが問題となる分野においては、多数の汎用レジ
スタの設置が障害となる。

本発明の目的は多数の汎用レジスタを使用しても、プロ
グラムスイッチ時等に処理性能を低下させないことにあ
る。

〔問題点を解決するための手段〕

上記の目的はＭＰＵ内部の汎用レジスタ群を複数個設置
とプログラムのネスティングをコントロールするネステ
コントロールレジスタを設置することにより達成される
。

ネスティングとは第４図に示すように、プログラムの流
れを中断し、必要とする処理を実行し、゛ｉ処理の実行
後、以前に実行していた処理に復帰し中断されていた処
理を再開することで、１のルーチンより４のルーチンに
実行の流れを変えることを１段のネスティングと一般的
に称す、したがって本発明は本来ならＭＰＵ内部に、汎
用レジスタ群を無限数設置すれば、速度（プログラムス
イッチ）に関して最大の効果が期待できる。これは不可
能に近い、一般的なプログラムにおいて、割込処理のネ
スティング数はサブルーチンコール時のネスティング数
よりも少ないと言われ、後者も２〜３段が一般的で、最
大でも１０を越えることはない、したがって２段程度の
ネスティングを高速に実行できれば処理全体を低下させ
ることはな塾１゜ 〔実施例〕 第１図に本発明の実施例を示す。

第１図はＭＰＵ内部のデータ処理部の構成を示したもの
で、前項より述べているように、１の内部レジスタが多
数設置されていることが特長であり、又その語長が３２
ビツト、あるいは、６４ビツト巾で、ＭＰＵの種類にも
よるが、最大で。

６４ケ位まで実装されているものまである。またこれか
らますます増加していく傾向にある。

２は、そのＭＰＵのアーキテクチャに特機な特殊なコト
ロールレジスタ等である。３は、命令の実行アドレスを
示す、プログラムカウンタ、演算結果やモード等を表示
、制御する。スティタスレジスタである。一般的には、
このプログラムカウンタとスティタスレジスタは、どの
ＭＰＵにも共通であり欠かかすことはできないものであ
る。

ＭＰＵの動作は、３ＰＣ（プログラムカウンタ、命令の
アドレスを示す）の示すアドレスを１３゜アドレスバス
制御回路より出力し、そのアドレスの内容を、１２デ一
タバス制御回路により主記憶より読み出す、その命令に
より１１の演算制御回路が動作し、命令を実行する。そ
の他に演算制御回路は命令の読み出し、実行を含め、Ｍ
ＰＵ内のすべての動作を制御する。内部データの転送は
、アドレス情報、演算データも含め１０のＭＰＵ内部バ
スを介して行なわれる。命令の実行は、１のＭＰＵ内部
レジスタ間の演算もあるし、内部レジスタ外部主記憶、
外部主記憶間もある。この演算結果は３：スティタスレ
ジスタに反映される０次にその命令が完了すると、ＰＣ
の内容が増加し、次の命令のアドレスを示し、その命令
を主記憶より読み出す、このようにし、主記憶上の命令
が次々と実行されていく。

この動作を第２図で説明すると１：通常処理は、命令フ
ェッチがＰＣの内容を主記憶より読み出す、命令実行は
、フェッチした命令を実行し、結果をスティタスレジス
タ等に報告される。

例外処理はプログラム実行の流れが変化する場合を示す
、すなわち、プログラムカウンタが次の命令のアドレス
以外を示すことである。この場合１の通常処理内のイベ
ント判定、検出が、プログラムの変化を示し、第４図の
１のルーチンから、４のルーチンへのジャンプ等となる
。

ＭＰＵの動作は第４図の１のルーチンを実行時ＰＣは値
を増加し次々と命令を順序よく実行する２のイベント例
は、サブルーチンコールや例外処理を実行する場合、第
１図の１１．演算制御回路がその結果により、３のＰＣ
の値を強制的に変化し必要ルーチンへ実行を移動する。

この場合、第４図において１のルーチンでは、第１図の
１、ＭＰＵ内部レジスタを無制限に使用しており、第４
図、４のルーチンもまた。ＭＰＵ内部レジスタの使用を
制限することは不可能である。したがって、４のルーチ
ンの実行前に１：のＭ　Ｐ　Ｕ内部レジスタを退避する
必要がある。このＭＰＵ内部レジスタの退避に関して第
１図の４ネストコントロールレジスタよりそのネスト回
数（内部テンポラリレジスタの使用）を計数し、テンポ
ラリレジスタ群の使用回数を制御する。

第１図、１のＭ、ＰＵ内部レジスタはすべてのレジスタ
が演算の対象として動作し、レジスターレジシスタ、レ
ジスタ←→主記憶の演算が可能であり結果がスティタス
レジスタに反映される。

９：テンポラリレジスタ群とは、演算命令の対象として
動作することはなく、ただの、レジスタを示すすなわち
、ＭＰＵ内部レジスタのコピーとしてデータを一時記憶
するために使用する。リード、ライト可能レジスタであ
る０次に第５図と第２図、サブルーチンコール又は割込
み時のＭＰＵ内勤作、第３図に復帰（リターン命令）の
動作を使用し、プログラムのネスティングの動作を示す
。

第５図の１のルーチンをプログラムが実行していると、
２のイベントにより、４のプログラムへの処理変更要求
が発生する。この場合処理装置は４にジャンプするため
の準備を実行する。すなわち、３に戻る処理、３のアド
レスを示すプログラムカヤタのコピーと、２のイベント
印加時点の演算結果収納レジスタ、ステータスレジスタ
のコピーを作成する。一般的なＭＰＵであればこの場合
、イベント又はサブルーチンコール命令の実行により該
当ジャンプ先アドレスを計算し、前記の２つのレジスタ
の内容をスタックレジスタの示す主記憶に格納し、スタ
ックポインタを収納アドレス分移動し、第５図の４の先
頭アドレスにジャンプする。

しかし、この場合、４の先頭アドレスよりの命令の実行
について、第１図に示す、１のＭＰＵ内部レジスタの退
避は行なわれて台らず、第５図の４の先頭よりのルーチ
ンで内部レジスタを使用するのであれば、ルーチン１で
使用していた。レジスタ類の保存を行なわなければなら
ない、この様に内部に複数の汎用レジスタを、多数有す
るＭＰＵは、一般的に、この内部レジスタの、退避、復
帰の命令を有している。すなわちそれらの手法は。

スタックポインタの示す主記憶上のアドレスに。

内部レジスタの全数、あるいは指定するレジスタを以前
に退避した。ＰＣ，ＳＲの次に、退避するものである。

当然、多数の内部レジスタがあって。

そのプログラムの作成を高水準言語で行なえば。

内部レジスタの使用等を、プログラムは、知ることも出
来ない、したがって、プログラムの流れが変化するたび
に、内部レジスタは全数退避しないと、完全な処理は実
行不可能となる。

このことは内部レジスタを、６４ケ、３２ビツト巾を有
するＭＰＵを例にとってみれば、システムバス巾を１６
ビツトの場合、６４Ｘ２＝１２８ワード（１ワード＝１
６ビツト）のデータの転送を意味し、仮に１ワード、１
μｓ　　（１０−’５ＥＣ）の動作の主記憶であれば、
１２８μ５Ｘ２＝２５６μｓ（退避と復帰）が最低必ず
オーバーヘッドとして発生する。すなわち、内部レジス
タの退避は必ず主記憶の動作が伴い、これがオーバーヘ
ッド時間の大きな要因である。

第５図によれば、４’、６．８にて１２８μｓの退避動
作、９，７．５にて１２８μｓの復帰動作が必要となる
。もちろんＳＲ，ＰＣの退避、復帰時間もこの時間に加
算される。

本発明は第１１！ｌに示すように、９のテンポラリレジ
スタ群、１：内部汎用レジスタのコピーｘ２と４、ネス
トコントロールレジスタを設置することによる。この方
式によれば、第５１ｉ！Ｉについて。

１のルーチン実行中に２の４に変化のイベントが発生す
ると、第２図にお序痛、実行中の命令の終了直後、イベ
ントの有無検出（サブルーチンコールを広義のイベント
ととする）でイベントであれば、ＰＣ，ＳＲをコピー、
スクッキングする０次にネストコントロールレジスタの
内容を調べる。

ネストコントロールレジスタはＭＰＵ内部に設置した汎
用レジスタのコピー（テンポラリレジスタ）の指示を制
御を行うもので、２のイベント時、ＭＰＵ内部のテンポ
ラリレジスタは未使用で“０″となっている。ここでは
当然、第５図の１のルーチンで使用していた、汎用レジ
スタのすべてが。

第１図、５のテンポラリレジスタ（コピー１）に転送さ
九る。この動作は主記憶の動作を必要とせずＭＰＵ内部
で実行可能であり、ＭＰＵ動作クロックに近い速度が終
了が可能である。仮に１０Ｍ　Ｈｚのクロックで動作し
ていたとして１クロツクでレジスタの転送が実行可能と
して１クロツク１００μｓで６４ケのレジスタは６４Ｘ
０．１μｓ＝６．４μｓ　で転送が終了する。このこと
は単純に計算しても主記憶を使用した場合の約２０倍の
速度となる。

第２図のテンポラリレジスタコピーが終了するとネスト
コントロールレジスタの値を＋１し、イベントアドレス
計算を実行し、第５図の４にジャンプする。すると４よ
りの実行ルーチンでは、汎用レジスタの内容すべてが退
避されているため、内部レジスタのすべてが使用可能と
なる。

次に第５図において４のルーチンより６のルーチンに変
更要求が発生すると、２の動作と同じ動作が実行される
。この場合ＭＰＵ内部のテンポラリレジスタ（この場合
２）が１つ空であり、第２図の内部レジスタコピーテン
ボラリレジスタコビーが実行されネストコントロールレ
ジスタが＋１される０次に第５図において６のルーチン
より８のルーチンに再度変更要求が発生すると、今回は
ＭＰＵ内部のテンポラリレジスタが２ケともデータが退
避されており、内部レジスタの内容はスタックポインタ
の示す主記憶に退避される。このようにして、２段のネ
スティングまでは通常の主記憶を使用した退避法の約数
１０倍の速度で処理が実行される。

次に復帰の場合は第５図において８のルーチンの実行が
終了し９においてリターン命令が実行される。リターン
命令は一般的にサブルーチンコール命令等と対をなす命
令で、サブルーチンコール命令でＳＲ，ＰＣをスタック
に退避したならば、そのＳＲとＰＣをＭＰＵ内部に戻し
、スタックレジスタのアドレスを変更し退避前のアドレ
スに変し、退避前の処理に戻すものである。

この場合はＳＲ，ＰＣの復帰に伴う多量の内部レジスタ
の復帰がある。すなわち、第５図の９からの復帰はＭＰ
Ｕ内部テンポラリレジスタが満杯であり、主記憶に退避
されている。

これを第３図のリターン命令の例で示す０本命令が実行
されると最初にネストコントロールレジスタの内容を調
べ、２以上であれば、ＭＰＵ内部のテンポラリレジスタ
が満杯であり、スタックポインタの示す、主記憶に汎用
レジスタの内容が退避されていることを示す、このため
動作は、スタックポインタの示す主記憶よりＭＰＵ内部
レジスタにデータを復帰し、ネストレジスタの値を−１
する０次にＳＲとＰＣを主記憶より復帰しＭＰＵ内部の
レジスタに復帰することにより、第５図の６のルーチン
に戻る。６のルーチンの最後の７にてまたリターン命令
が実行される。

今回のリターン命令は、ネストコントロールレジスタの
値が２未満であり、退避されたレジスタデータはＭＰＵ
内部のテンポラリレジスタに収納されていることを示し
ている。したがって動作は、退避と同様にＭＰＵ内部で
高速に復帰が実行され第５図の４のルーチン６にジャン
プした次の命令より実行が再開される。このようにして
、５のリターン命令で、１のルーチンの３に復帰するよ
うにネスティングの逆動作が実行されていく。

〔発明の効果〕

本発明によれば、プロクラム変更時のネスティング２段
まではＭＰＵ内部に多数の汎用レジスタを有する。処理
装置において、主記憶の動作速度とＭＰＵ内部動作の差
分、現在の技術で約１０倍〜数１０倍（今後ますます大
きくなる）の処理速度の改善効果がある。又ネストレジ
スタの値、スタックポインタの値、ＭＰＵ内部テンポラ
リレジスタのアドレッシングを考慮することにより、プ
ログラムより、退避したレジスタの内のデータの加工等
処理が可能でもある。

すなわちＭＰＵ内に汎用レジスタコピー用テンポラリレ
ジスタ群とテンポラリレジスタをコントロールするネス
トコントロールレジスタ、設置により、プログラムスイ
ッチ動作によるオーバーヘッドを大巾に低減することが
可能となり処理装置全体の性能を大巾に向上することが
可能となる。

【図面の簡単な説明】

第１図に本発明の実施例の構成図を示す、第２図に本発
明のプログラムスイッチ時の動作フローの概略を示す、
第３図に本発明のプログラムスイッチ時よりの復帰のリ
ターン命令の概略フローを示す、第４図に一般的なプロ
グラムスイッチの動作を示す、第５図に本発明のネステ
ィング動作とレジスタ退避動作説明図を示す、第６図に
一般的な処理装置の概略構成図を示す。 ０．、い□オフ４．１．１□°゛″し゛。 茅　１　日 ７．プロ７ラムｎ？シク１ステー タスＬリスタコｅ′−１ 茅２　目 第３　固

Claims (1)

【特許請求の範囲】
1. １、処理装置内部に複数個の多目的汎用レジスタを使用
   した汎用処理装置において、割込みやサブルーチンコー
   ル等のプログラムの流れが変化し該処理実行後復帰する
   処理の場合、汎用処理装置内部に内部レジスタ全数コピ
   ー用のテンポラリレジスタおよびこのテンポラリレジス
   タ群と内部レジスタの退避、復帰動作時の該レジスタ群
   の指定を制御するネストコントロールレジスタの設置し
   、プログラム状態変化時に内部レジスタの退避、復帰の
   動作をテンポラリレジスタ群の使用が可能なネスト分は
   主記憶を使用することなく汎用処理装置の内部レジスタ
   を使用し、テンポラリレジスタ群が満杯時のみ、主記憶
   を使用することを特徴とする処理装置。