JPS6220032A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6220032A JPS6220032A JP15821685A JP15821685A JPS6220032A JP S6220032 A JPS6220032 A JP S6220032A JP 15821685 A JP15821685 A JP 15821685A JP 15821685 A JP15821685 A JP 15821685A JP S6220032 A JPS6220032 A JP S6220032A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- fixed pattern
- microprogram
- control
- control storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、マイクロプログラム制御方式を用いた情報処
理装置に係り、特にマイクロプログラム記憶容量を削除
するのに好適な情報処理装置に関する。
理装置に係り、特にマイクロプログラム記憶容量を削除
するのに好適な情報処理装置に関する。
ＣＪ！明の背景〕
マイクロプログラム制御方式は、情報処理装置の処理の
柔軟性を増す手段として広く用いられている。しかし、
情報処理装置に対する要求が複雑さを増すにつれ、マイ
クロプログラムを格納する制ａｌｌ記憶（以下、Ｃ３と
呼ぶ）の容量が増大していくという問題がある。この対
策の一方法として。
柔軟性を増す手段として広く用いられている。しかし、
情報処理装置に対する要求が複雑さを増すにつれ、マイ
クロプログラムを格納する制ａｌｌ記憶（以下、Ｃ３と
呼ぶ）の容量が増大していくという問題がある。この対
策の一方法として。
共通に用いることのできるルーチンをサブルーチン化す
る方法が広く知られている。しかし、この方法では１マ
イクロ命令を共通化すればよいような短いサブルーチン
では、オーバヘッドが大きくなり易い。例えば、ハード
ウェアがマイクロ命令の実行に必要なデータを用意する
間に生じる「何もしない」というマイクロ命令（以下Ｎ
ＯＰ命令と呼ぶ）が考えられる。この待ちが＠発するな
ら、マイクロプログラムの到る所にＮＯＰ命令が頻発す
るようになる。この同一マイクロ命令を各１語としてＣ
８に入れていたのでは、Ｃ８容量の利用法として無駄が
多い。従来、このような場合に、マイクロ命令を共通化
する手法として、マイクロプログラムのサブルーチン化
が行われて来たが、サブルーチンは汎用性の高い制御構
造である為。
る方法が広く知られている。しかし、この方法では１マ
イクロ命令を共通化すればよいような短いサブルーチン
では、オーバヘッドが大きくなり易い。例えば、ハード
ウェアがマイクロ命令の実行に必要なデータを用意する
間に生じる「何もしない」というマイクロ命令（以下Ｎ
ＯＰ命令と呼ぶ）が考えられる。この待ちが＠発するな
ら、マイクロプログラムの到る所にＮＯＰ命令が頻発す
るようになる。この同一マイクロ命令を各１語としてＣ
８に入れていたのでは、Ｃ８容量の利用法として無駄が
多い。従来、このような場合に、マイクロ命令を共通化
する手法として、マイクロプログラムのサブルーチン化
が行われて来たが、サブルーチンは汎用性の高い制御構
造である為。
サブルーチンにジャンプしたり、リターンする為のオー
バヘッドが大きい。これに関連する先行技術として特開
昭５．０−８７２５７号があるが、サブルーチンから戻
るためだけに、レジスタ間転送命令と無条件分岐命令の
２マイクロ命令を必要とする。
バヘッドが大きい。これに関連する先行技術として特開
昭５．０−８７２５７号があるが、サブルーチンから戻
るためだけに、レジスタ間転送命令と無条件分岐命令の
２マイクロ命令を必要とする。
ＣＳ容量を削除する別の方法として、特開昭５２−３５
５４３号に記載のように、マイクロプログラムに時間待
ち指令を設けて、単に時間待ちの為だけに用いられるマ
イクロ命令を減らす方法がある。しかし、この方法では
、待ち時間の間、マイクロ命令の実行が完全に止まって
しまう。このため、マイクロ命令の実行に同期してハー
ドウェアの実行を制御する方式の装置においては、その
間、ハードウェア独自の動作も抑止されてしまうという
欠点がある。
５４３号に記載のように、マイクロプログラムに時間待
ち指令を設けて、単に時間待ちの為だけに用いられるマ
イクロ命令を減らす方法がある。しかし、この方法では
、待ち時間の間、マイクロ命令の実行が完全に止まって
しまう。このため、マイクロ命令の実行に同期してハー
ドウェアの実行を制御する方式の装置においては、その
間、ハードウェア独自の動作も抑止されてしまうという
欠点がある。
本発明の目的は、マイクロプログラム制御方式の情報処
理装置において、マイクロプログラムをサブルーチン化
することなく、また、マイクロプログラムに時間待ち指
令を設けることなく、マイクロプログラムが占有するＣ
８容量を削減することにある。
理装置において、マイクロプログラムをサブルーチン化
することなく、また、マイクロプログラムに時間待ち指
令を設けることなく、マイクロプログラムが占有するＣ
８容量を削減することにある。
本発明では、サブルーチンを用いる代りに、頻繁に用い
られるマイクロ命令と同一の固定パターンを発生する機
構をＣ８どは別に設ける。通常、制御記憶アドレスレジ
スタ（ＣＳ Ａ Ｒ）の値でＣ８がアクセスされ、Ｃ８
から読み出されたマイクロ命令は制御記憶データレジス
タ（ＣＳ Ｄ Ｒ）にセットされて実行されるが、マイ
クロ命令で固定パターンの取出しが指示された場合、Ｃ
３ＤＲへはＣ８からのマイクロ命令の代わりに固定パタ
ーンがセットされて実行される。固定パターンとして、
例えばＮＯＰ命令と同一のパターンを発生するようにし
ておけば、サブルーチンを用いることなく、マイクロ命
令の指示でＮＯＰ命令が実行されることになる。
られるマイクロ命令と同一の固定パターンを発生する機
構をＣ８どは別に設ける。通常、制御記憶アドレスレジ
スタ（ＣＳ Ａ Ｒ）の値でＣ８がアクセスされ、Ｃ８
から読み出されたマイクロ命令は制御記憶データレジス
タ（ＣＳ Ｄ Ｒ）にセットされて実行されるが、マイ
クロ命令で固定パターンの取出しが指示された場合、Ｃ
３ＤＲへはＣ８からのマイクロ命令の代わりに固定パタ
ーンがセットされて実行される。固定パターンとして、
例えばＮＯＰ命令と同一のパターンを発生するようにし
ておけば、サブルーチンを用いることなく、マイクロ命
令の指示でＮＯＰ命令が実行されることになる。
第１図は本発明の一実施例のブロック図を示す。
第１図において、ｌは制御記憶アドレスレジスタ（Ｃ３
ＡＲ）、２は制御記憶（Ｃ５）、３は制御記憶データレ
ジスタ（Ｃ８ＤＲ）、４は次ＣＳアドレス生成回路で、
これらは従来と同様である。
ＡＲ）、２は制御記憶（Ｃ５）、３は制御記憶データレ
ジスタ（Ｃ８ＤＲ）、４は次ＣＳアドレス生成回路で、
これらは従来と同様である。
５はＣ３ＡＲＩのトリガ信号を作るＡＮＤゲート、６は
マイクロ命令の固定パターンを入れておくレジスタ、７
はＣ３ＤＲ３の入力を切替えるセレクタ、８はＣ３ＤＲ
３のデコーダ、９とＩＯはディレィラッチである。デコ
ーダ８の出力はマイクロ命令の制御を決定するもので、
実際には多数の出力があるが、第１図には、そのうち、
本発明に関係するものとして、固定パターンを取出す事
を指示する１本のみ示されている。もしこの制御用にマ
イクロ命令の１ビツトを割当てるなら、デコーダ８には
、そのビットを単に通過させるだけの機能を付加すれば
よい。こ＼で、固定パターンを取出す指示をＣＬＦ ｉ
Ｘと呼び、これに対応して。
マイクロ命令の固定パターンを入れておくレジスタ、７
はＣ３ＤＲ３の入力を切替えるセレクタ、８はＣ３ＤＲ
３のデコーダ、９とＩＯはディレィラッチである。デコ
ーダ８の出力はマイクロ命令の制御を決定するもので、
実際には多数の出力があるが、第１図には、そのうち、
本発明に関係するものとして、固定パターンを取出す事
を指示する１本のみ示されている。もしこの制御用にマ
イクロ命令の１ビツトを割当てるなら、デコーダ８には
、そのビットを単に通過させるだけの機能を付加すれば
よい。こ＼で、固定パターンを取出す指示をＣＬＦ ｉ
Ｘと呼び、これに対応して。
レジスタ６をＦＸＤＲ、ラッチ９をＣＬ Ｆ ｉ Ｘ
Ｄ、ラッチ１０をＣＬ Ｆ ｔ Ｘ Ｄ Ｄと呼ぶこと
にする。
Ｄ、ラッチ１０をＣＬ Ｆ ｔ Ｘ Ｄ Ｄと呼ぶこと
にする。
第２図にマイクロ命令のフォーマットを示す。
ファンクションフィールド２０は、ハードウェアの主要
動作を指示するフィールドであり、データ転送やデータ
間の演算などを指示する。図では省略しであるが、この
フィールドは、その果たす機能に応じて、いくつかのサ
ブフィールドに分かれている。コン１〜ロールフイール
ド２１は、ハードウェアの補助動作を指示するフィール
ドである。
動作を指示するフィールドであり、データ転送やデータ
間の演算などを指示する。図では省略しであるが、この
フィールドは、その果たす機能に応じて、いくつかのサ
ブフィールドに分かれている。コン１〜ロールフイール
ド２１は、ハードウェアの補助動作を指示するフィール
ドである。
代表的な機能として、カウンタをカウントアツプしたり
、補助ラッチをセット・リセットしたりすることが挙げ
られる。ＣＬＦｉＸは、このフィールドのコードのひと
つである。このフィールドが。
、補助ラッチをセット・リセットしたりすることが挙げ
られる。ＣＬＦｉＸは、このフィールドのコードのひと
つである。このフィールドが。
第１図のデコーダ８に送られる。アドレスフィールド２
２は、次にＣ８から取り出すべきマイクロ命令のアドレ
スを指示するフィールドである。このフィールドが、第
１図の次アドレス生成回路４に送ら九る。
２は、次にＣ８から取り出すべきマイクロ命令のアドレ
スを指示するフィールドである。このフィールドが、第
１図の次アドレス生成回路４に送ら九る。
通常のマイクロプログラムの実行においては、Ｃ８ＡＲ
Ｉの値でＣ８２がアクセスされ、Ｃ５２から読み出され
たマイクロ命令がセレクタ７で選択されてＣ５ＤＲ３に
セットされる。Ｃ３ＤＲ３のマイクロ命令のうち、アド
レスフィールド２２は次ＣＳアドレス生成回路４に送ら
れ、次のＣＳアドレスが生成されてＣ３ＡＲＩにセット
される。
Ｉの値でＣ８２がアクセスされ、Ｃ５２から読み出され
たマイクロ命令がセレクタ７で選択されてＣ５ＤＲ３に
セットされる。Ｃ３ＤＲ３のマイクロ命令のうち、アド
レスフィールド２２は次ＣＳアドレス生成回路４に送ら
れ、次のＣＳアドレスが生成されてＣ３ＡＲＩにセット
される。
また、Ｃ５ＤＲ３のファンクションフィールド２０によ
りハードウェアの動作が指示される共に、コントロール
フィールド２１がデコーダ８でデコードされ、フリップ
フロップ、ゲート回路等が制御される。
りハードウェアの動作が指示される共に、コントロール
フィールド２１がデコーダ８でデコードされ、フリップ
フロップ、ゲート回路等が制御される。
次にＣ３ＤＲ３のマイクロ命令がＣＬＦｉＸを指示して
いる場合の動作を第３図及び第４図により説明する。Ｃ
ＬＦｉＸが指示されると、第３図のタイムチャートに示
すように、まず、デコーダ８の出力がＣＬＦｉＸＤ９に
セットされる。そのため、セレクタ７はＦＸＤＲ６を選
択するようになり、次のＣ３ＤＲ３には、ＦＸＤＲ６の
値がセントされ実行される。さらに、ＣＬＦｉＸＤＤｌ
Ｏがセットされ、ゲート５の働きでＣ３ＡＲＩの更新が
抑止される。この制御をマイクロ命令のフロー図で説明
すると、第４図（ａ）に示すように。
いる場合の動作を第３図及び第４図により説明する。Ｃ
ＬＦｉＸが指示されると、第３図のタイムチャートに示
すように、まず、デコーダ８の出力がＣＬＦｉＸＤ９に
セットされる。そのため、セレクタ７はＦＸＤＲ６を選
択するようになり、次のＣ３ＤＲ３には、ＦＸＤＲ６の
値がセントされ実行される。さらに、ＣＬＦｉＸＤＤｌ
Ｏがセットされ、ゲート５の働きでＣ３ＡＲＩの更新が
抑止される。この制御をマイクロ命令のフロー図で説明
すると、第４図（ａ）に示すように。
マイクロ命令が１００番地、１０１番地、１０２番地の
順番に実行されるように設計されていた場合、１００番
地のマイクロ命令でＣＬＦ ｉＸを出すと、第４図（ｂ
）に示すように、１００番地と１０１番地の間にＦＸＤ
Ｒの実行が割り込まわる。
順番に実行されるように設計されていた場合、１００番
地のマイクロ命令でＣＬＦ ｉＸを出すと、第４図（ｂ
）に示すように、１００番地と１０１番地の間にＦＸＤ
Ｒの実行が割り込まわる。
この場合、サブルーチンを用いる方法と異なり、Ｃ３Ａ
ＲＩの内容の退避回復に関して気を使う必要は全くない
。
ＲＩの内容の退避回復に関して気を使う必要は全くない
。
なお１本実施例のように、ＣＬＦｉＸの指示でＣ３ＡＲ
Ｉの更新を抑止する方法は、本発明の好適な実現手段で
あるが、必須ではない。例えば、次アドレス生成に、ア
ドレスカウンタを用いる機構を持つ装置においては、Ｆ
ＸＤＲ６にそれを用いる指示をすればよい。アドレスカ
ウンタが＋１機能を果たすとし、Ｃ３ＡＲＩを毎サイク
ル更新するとすれば、第３図において、１００番地でＣ
ＬＦｉＸを出した後の実行順序は、ＦＸＤＲ１１０２番
地の順になる。１０１番地のＣＳデータは読み飛ばされ
る。
Ｉの更新を抑止する方法は、本発明の好適な実現手段で
あるが、必須ではない。例えば、次アドレス生成に、ア
ドレスカウンタを用いる機構を持つ装置においては、Ｆ
ＸＤＲ６にそれを用いる指示をすればよい。アドレスカ
ウンタが＋１機能を果たすとし、Ｃ３ＡＲＩを毎サイク
ル更新するとすれば、第３図において、１００番地でＣ
ＬＦｉＸを出した後の実行順序は、ＦＸＤＲ１１０２番
地の順になる。１０１番地のＣＳデータは読み飛ばされ
る。
これに対し、本実施例では、ＦＸＤＲ６は次アドレス生
成に係らない為、マイクロ命令中のその部分を削除でき
る。例えば、第２図のようなフィールド構成例を持つマ
イクロ命令において、ファンクションフィールド２０と
、コントロールフィールド２１を持つだけでよい。
成に係らない為、マイクロ命令中のその部分を削除でき
る。例えば、第２図のようなフィールド構成例を持つマ
イクロ命令において、ファンクションフィールド２０と
、コントロールフィールド２１を持つだけでよい。
また、もしもＦＸＤＲ６の内容をマイクロプログラム的
に変更する必要がない場合、レジスタを用いる代わりに
、ハードワイヤードな回路で固定パターンを組むことも
できる。
に変更する必要がない場合、レジスタを用いる代わりに
、ハードワイヤードな回路で固定パターンを組むことも
できる。
第５図は本発明の別の実施例を示すブロック図である。
これは、固定パターンがマイクロ命令のコードとしてオ
ール” ｏ ”の場合で、第１図のセレクタ７の代りに
アントゲ−ｈ７ａで済ませ、 ＦＸＤＲ６を省略した例
である。固定パターンのオールｒｈｏ”はＮＯＰ命令を
示す。第５図においては、ＮＯＰ命令のコントロールと
してＣＬＮＯＰＩとＣＬＮＯＰ２の２つを持ち、ＣＬＮ
ＯＰＩではディレィラッチ１２．１３でＮ’ＯＰ命令を
１回挿入し、ＣＬＮＯＰ２ではディレィラッチ９ａ、１
０ａでＮＯＰ命令を１回挿入した後、ディレィラッチ１
２．１３で再びＮＯＰ命令を挿入し１合計ＮＯＰ命令を
２回挿入する例を示している。同様にして、必要な回数
だけのＮＯＰ命令を挿入できるように拡張することがで
きる９たゾし、多数のＮ○Ｐ命令を挿入する場合は、第
５図に示したようなディレィラッチ９ａ、１０ａ、１２
．１３を迫力Ｈしてゆく方法よりは、ＮＯＰ命令の数を
カラン１−するカウンタを設ける方法の方がハードウェ
ア量が少なくて済む。
ール” ｏ ”の場合で、第１図のセレクタ７の代りに
アントゲ−ｈ７ａで済ませ、 ＦＸＤＲ６を省略した例
である。固定パターンのオールｒｈｏ”はＮＯＰ命令を
示す。第５図においては、ＮＯＰ命令のコントロールと
してＣＬＮＯＰＩとＣＬＮＯＰ２の２つを持ち、ＣＬＮ
ＯＰＩではディレィラッチ１２．１３でＮ’ＯＰ命令を
１回挿入し、ＣＬＮＯＰ２ではディレィラッチ９ａ、１
０ａでＮＯＰ命令を１回挿入した後、ディレィラッチ１
２．１３で再びＮＯＰ命令を挿入し１合計ＮＯＰ命令を
２回挿入する例を示している。同様にして、必要な回数
だけのＮＯＰ命令を挿入できるように拡張することがで
きる９たゾし、多数のＮ○Ｐ命令を挿入する場合は、第
５図に示したようなディレィラッチ９ａ、１０ａ、１２
．１３を迫力Ｈしてゆく方法よりは、ＮＯＰ命令の数を
カラン１−するカウンタを設ける方法の方がハードウェ
ア量が少なくて済む。
本発明によれば、頻繁に用いられるマイクロ命令と同一
のパターンを固定的に発生する機構を制御記憶と並設す
ることにより、マイクロプログラムをサブルーチン化し
たり、マイクロプログラムに時間待ち指令を設けること
なく、制御記憶の必要容量を減らすことができる。
のパターンを固定的に発生する機構を制御記憶と並設す
ることにより、マイクロプログラムをサブルーチン化し
たり、マイクロプログラムに時間待ち指令を設けること
なく、制御記憶の必要容量を減らすことができる。
第１図は本発明の一実施例を示すブロック図、第２図は
マイクロ命令のフォーマット例を示す図、第３図は第１
図の動作を示すタイムチャート図、第４図はマイクロプ
ログラムの実行順序の一例を示す図、第５図は本発明の
別の実施例を示す図である。 ■・・制御記憶アドレスレジスタ、 ２ ・制御記憶、 ３・・・制御記憶データレジスタ
、４・・次ＣＳアドレス生成回路。 ６・・・固定パターンレジスタ、 ７・・・セレクタ
、８・・・デコーダ、 ９，１０・・ディレィラッチ
。 第４図 （α）（ｂ）
マイクロ命令のフォーマット例を示す図、第３図は第１
図の動作を示すタイムチャート図、第４図はマイクロプ
ログラムの実行順序の一例を示す図、第５図は本発明の
別の実施例を示す図である。 ■・・制御記憶アドレスレジスタ、 ２ ・制御記憶、 ３・・・制御記憶データレジスタ
、４・・次ＣＳアドレス生成回路。 ６・・・固定パターンレジスタ、 ７・・・セレクタ
、８・・・デコーダ、 ９，１０・・ディレィラッチ
。 第４図 （α）（ｂ）
Claims (1)
- （１）複数のマイクロ命令を格納した制御記憶を具備し
、該制御記憶よりマイクロ命令を順次読み出して実行す
る情報処理装置において、予め定めたマイクロ命令に対
応する固定パターンを発生する手段と、前記制御記憶か
らのマイクロ命令のかわりに前記固定パターンを選択す
る手段とを設けたことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15821685A JPS6220032A (ja) | 1985-07-19 | 1985-07-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15821685A JPS6220032A (ja) | 1985-07-19 | 1985-07-19 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6220032A true JPS6220032A (ja) | 1987-01-28 |
Family
ID=15666816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15821685A Pending JPS6220032A (ja) | 1985-07-19 | 1985-07-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6220032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188323A (ja) * | 1990-11-22 | 1992-07-06 | Nec Corp | マイクロ命令読み出し方式 |
| JPH05265746A (ja) * | 1992-02-18 | 1993-10-15 | Nec Corp | マイクロプロセッサ |
| US6189085B1 (en) | 1994-01-25 | 2001-02-13 | Yamaha Corporation | Digital signal processing device |
-
1985
- 1985-07-19 JP JP15821685A patent/JPS6220032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188323A (ja) * | 1990-11-22 | 1992-07-06 | Nec Corp | マイクロ命令読み出し方式 |
| JPH05265746A (ja) * | 1992-02-18 | 1993-10-15 | Nec Corp | マイクロプロセッサ |
| US6189085B1 (en) | 1994-01-25 | 2001-02-13 | Yamaha Corporation | Digital signal processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168571A (en) | System for aligning bytes of variable multi-bytes length operand based on alu byte length and a number of unprocessed byte data | |
| EP0241946A2 (en) | Information processing system | |
| US4562538A (en) | Microprocessor having decision pointer to process restore position | |
| EP0354585B1 (en) | Instruction pipeline microprocessor | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JPH096612A (ja) | カウント・レジスタおよびリンク・レジスタへの書込みを行う多重分岐命令を処理するための方法と装置 | |
| JPS6220032A (ja) | 情報処理装置 | |
| CA2016145C (en) | Control device having a function of modifying a micro instruction | |
| US6044455A (en) | Central processing unit adapted for pipeline process | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| JPS62262146A (ja) | 処理装置 | |
| JP2552738B2 (ja) | データ処理装置 | |
| JP2772100B2 (ja) | 並列命令フェッチ機構 | |
| US20050216708A1 (en) | Processor for performing context switching, a method for performing context switching, a computer program for perform context switching | |
| JP3100705B2 (ja) | マイクロプロセッサ内の命令準備のための装置 | |
| JP2927102B2 (ja) | 命令列切り替え方法及びそれを用いた演算プロセッサ | |
| JPH04338825A (ja) | 演算処理装置 | |
| JPH06149569A (ja) | レジスタ番号変更装置 | |
| JP2825315B2 (ja) | 情報処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
| JPS5875250A (ja) | デジタル情報処理装置 |