JPS63163543A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63163543A JPS63163543A JP61314764A JP31476486A JPS63163543A JP S63163543 A JPS63163543 A JP S63163543A JP 61314764 A JP61314764 A JP 61314764A JP 31476486 A JP31476486 A JP 31476486A JP S63163543 A JPS63163543 A JP S63163543A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- instruction code
- code
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 230000002401 inhibitory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報処理装置に関し、特にプログラムデバッグ
機能を有する情報処理装置に関する。
機能を有する情報処理装置に関する。
従来技術
従来、情報処理装置のプログラムデバッグ機能において
は、特定命令がある位置の絶対アドレスを人手により算
出し、この特定命令の実行直前でその命令を分岐命令な
どに書替え、その分岐命令の分岐先ルーチンを挿入して
その分岐先で命令を変換し、元のルーチンに戻るという
操作を特定命令の数だけ頻繁に行っていた。
は、特定命令がある位置の絶対アドレスを人手により算
出し、この特定命令の実行直前でその命令を分岐命令な
どに書替え、その分岐命令の分岐先ルーチンを挿入して
その分岐先で命令を変換し、元のルーチンに戻るという
操作を特定命令の数だけ頻繁に行っていた。
また、プログラムがオーバレイ構造の場合には、再ロー
ド接に上述の操作を繰返している。
ド接に上述の操作を繰返している。
このような従来のプログラムデバッグ機能においては、
特定命令がある位置の絶対アドレスを人手により算出し
、この特定命令の実行直前でその命令を分岐命令などに
書替え、その分岐命令の分岐先ルーチンを挿入してその
分岐先で命令を変換し、元のルーチンに戻るという操作
を特定命令の数だけ頻繁に行っていたので、プログラム
デバッグを容易に効率よく行うことが困難であるという
欠点がある。
特定命令がある位置の絶対アドレスを人手により算出し
、この特定命令の実行直前でその命令を分岐命令などに
書替え、その分岐命令の分岐先ルーチンを挿入してその
分岐先で命令を変換し、元のルーチンに戻るという操作
を特定命令の数だけ頻繁に行っていたので、プログラム
デバッグを容易に効率よく行うことが困難であるという
欠点がある。
１且旦旦」
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、効率のよいプログラムデバッグを容易に
実行することができる情報処理装置の提供を目的とする
。
されたもので、効率のよいプログラムデバッグを容易に
実行することができる情報処理装置の提供を目的とする
。
発明の構成
本発明による情報処理装置は、中央処理装置が実行する
実行命令と予め設定された特定命令とを比較する比較手
段と、予め設定された代替命令を格納する代替命令格納
手段とを設け、前記比較手段の比較結果が一致したとき
に前記代替命令格納手段に格納された前記代替命令を前
記実行命令に替えて前記中央処理装置により実行させる
ようにしたことを特徴とする。
実行命令と予め設定された特定命令とを比較する比較手
段と、予め設定された代替命令を格納する代替命令格納
手段とを設け、前記比較手段の比較結果が一致したとき
に前記代替命令格納手段に格納された前記代替命令を前
記実行命令に替えて前記中央処理装置により実行させる
ようにしたことを特徴とする。
１五１
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例の情報処理装置は、情報処
理装置の命令コード（オペレーションコードおよびオペ
ランドコード）を記憶する命令レジスタ１と、外部から
任意の値が設定可能であり、かつ変換の対象となる命令
コードを記憶する被変換命令レジスタ２と、命令レジス
タ１の内容と被変換命令レジスタ２の内容とを比較する
比較回路４と、外部から任意の値が設定可能であり、か
つ命令レジスタ１の命令コードと変換する命令群コード
を記憶する変換命令群レジスタ３と、情報処理装置が実
行する命令コードを記憶する実行命令レジスタ７とから
構成されている。
において、本発明の一実施例の情報処理装置は、情報処
理装置の命令コード（オペレーションコードおよびオペ
ランドコード）を記憶する命令レジスタ１と、外部から
任意の値が設定可能であり、かつ変換の対象となる命令
コードを記憶する被変換命令レジスタ２と、命令レジス
タ１の内容と被変換命令レジスタ２の内容とを比較する
比較回路４と、外部から任意の値が設定可能であり、か
つ命令レジスタ１の命令コードと変換する命令群コード
を記憶する変換命令群レジスタ３と、情報処理装置が実
行する命令コードを記憶する実行命令レジスタ７とから
構成されている。
情報処理装置が実行しようとしている命令コードは命令
レジスタ１へ記憶され、この命令コードは比較回路４へ
入力される。変換対象の命令コードはパネルなどにより
外部から設定して被変換命令レジスタ２へ記憶され、こ
の変換対象の命令コードは比較回路４へ入力される。
レジスタ１へ記憶され、この命令コードは比較回路４へ
入力される。変換対象の命令コードはパネルなどにより
外部から設定して被変換命令レジスタ２へ記憶され、こ
の変換対象の命令コードは比較回路４へ入力される。
比較回路４の比較結果が一致した場合に、命令レジスタ
１の命令コードと変換する命令コード群をパネルなどに
より外部から設定して変換命令群レジスタ３へ記憶する
。比較回路４およびゲート回路５．６の作用により、命
令レジスタ１または変換命令群レジスタ３の記憶内容が
実行命令レジスタ７への入力となり、情報処理装置が実
際に実行する命令コードまたは命令コード群となる。
１の命令コードと変換する命令コード群をパネルなどに
より外部から設定して変換命令群レジスタ３へ記憶する
。比較回路４およびゲート回路５．６の作用により、命
令レジスタ１または変換命令群レジスタ３の記憶内容が
実行命令レジスタ７への入力となり、情報処理装置が実
際に実行する命令コードまたは命令コード群となる。
命令レジスタ１の命令コードと被変換命令レジスタ２に
記憶されている変換対象の命令コードとが比較回路４に
て比較され、その比較結果が一致すると、ゲート回路５
は禁止状態となり、ゲート回路６が導通状態となって変
換命令群レジスタ３に記憶された命令コードが実行命令
レジスタ７へ入力され、実際に実行する命令コード群と
なる。
記憶されている変換対象の命令コードとが比較回路４に
て比較され、その比較結果が一致すると、ゲート回路５
は禁止状態となり、ゲート回路６が導通状態となって変
換命令群レジスタ３に記憶された命令コードが実行命令
レジスタ７へ入力され、実際に実行する命令コード群と
なる。
もし、比較回路４の比較結果が不一致の場合は、ゲート
回路６は禁止状態となり、ゲート回路５が導通状態とな
って命令レジスタ１に記憶された命令コードが実行命令
レジスタ７へ入力され、実際に実行する命令コードとな
る。
回路６は禁止状態となり、ゲート回路５が導通状態とな
って命令レジスタ１に記憶された命令コードが実行命令
レジスタ７へ入力され、実際に実行する命令コードとな
る。
すなわち、変換したい命令の命令コード（変換対象の命
令コード）を被変換命令レジスタ２へ設定しておくこと
により、情報処理装置がその変換対象の命令コードを実
行するときに、実際に実行する命令を変換命令群レジス
タ３へ設定しておいた命令コード群に代替することが可
能となる。
令コード）を被変換命令レジスタ２へ設定しておくこと
により、情報処理装置がその変換対象の命令コードを実
行するときに、実際に実行する命令を変換命令群レジス
タ３へ設定しておいた命令コード群に代替することが可
能となる。
このように、情報処理装置が実行しようとしている命令
コードと被変換命令レジスタ２に設定した命令コード（
変換対象の命令コード）が一致した場合に、実際に実行
される命令コードを情報処理装置が実行しようとしてい
る命令コードから変換命令群レジスタ３に予め設定した
命令コード群に置換するようにすることにより、特定命
令をいちいち分岐命令に書替えたり、分岐先ルーチンを
挿入したりすることなどの煩わしい操作を行わなくても
よいので、効率のよいプログラムデバッグを容易に実行
することができる。
コードと被変換命令レジスタ２に設定した命令コード（
変換対象の命令コード）が一致した場合に、実際に実行
される命令コードを情報処理装置が実行しようとしてい
る命令コードから変換命令群レジスタ３に予め設定した
命令コード群に置換するようにすることにより、特定命
令をいちいち分岐命令に書替えたり、分岐先ルーチンを
挿入したりすることなどの煩わしい操作を行わなくても
よいので、効率のよいプログラムデバッグを容易に実行
することができる。
１匪二ｌ」
以上説明したように本発明によれば、情報処理装置が実
行しようとしている命令が予め設定された特定命令であ
ったときに、この実行しようとしている命令を予め設定
された代替命令に替えて情報処理装置に実行させるよう
、にすることによって、効率のよいプログラムデバッグ
を容易に実行することができるという効果がある。
行しようとしている命令が予め設定された特定命令であ
ったときに、この実行しようとしている命令を予め設定
された代替命令に替えて情報処理装置に実行させるよう
、にすることによって、効率のよいプログラムデバッグ
を容易に実行することができるという効果がある。
第１図は本発明の一実施例を示すブロック図である。
主要部分の符号の説明
１・・・・・・命令レジスタ
２・・・・・・被変換命令レジスタ
３・・・・・・変換命令群レジスタ
４・・・・・・比較回路
５．６・・・・・・ゲート回路
Claims (1)
- 中央処理装置が実行する実行命令と予め設定された特定
命令とを比較する比較手段と、予め設定された代替命令
を格納する代替命令格納手段とを設け、前記比較手段の
比較結果が一致したときに前記代替命令格納手段に格納
された前記代替命令を前記実行命令に替えて前記中央処
理装置により実行させるようにしたことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314764A JPS63163543A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314764A JPS63163543A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63163543A true JPS63163543A (ja) | 1988-07-07 |
Family
ID=18057300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314764A Pending JPS63163543A (ja) | 1986-12-25 | 1986-12-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63163543A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993025967A1 (en) * | 1992-06-08 | 1993-12-23 | V.M. Technology Corp. | System for aiding debugging of integrated circuit microprocessor |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
-
1986
- 1986-12-25 JP JP61314764A patent/JPS63163543A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993025967A1 (en) * | 1992-06-08 | 1993-12-23 | V.M. Technology Corp. | System for aiding debugging of integrated circuit microprocessor |
| JPH06332751A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | システム動作情報収集装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817786B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS63163543A (ja) | 情報処理装置 | |
| US6785806B1 (en) | Bios having macro/effector pairs for hardware initialization | |
| JPS6149209A (ja) | 数値制御装置におけるプログラム実行方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH09288595A (ja) | 演算処理装置 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPS6220032A (ja) | 情報処理装置 | |
| KR950005523B1 (ko) | 프로그램어블 로직 콘트롤러의 스텝 런 처리방법 | |
| JPS61180344A (ja) | 高級言語のステツプ実行システム | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPS6288036A (ja) | マイクロプログラム制御装置 | |
| JPS61180342A (ja) | 高級言語のステツプ実行方式 | |
| JPS629932B2 (ja) | ||
| JPH0695868A (ja) | ソフトウェア管理方式 | |
| JPH01274253A (ja) | ソフトウェアブレーク方式 | |
| JPH02235150A (ja) | 情報処理装置 | |
| JPS61156339A (ja) | トレ−ス処理方式 | |
| JPS6356742A (ja) | 割込要求信号発生回路 | |
| JPH05165510A (ja) | ロボット制御装置 | |
| JPS6330938A (ja) | マイクロプログラム制御装置 | |
| JPS6428730A (en) | Fault detection system | |
| JPH02214946A (ja) | デバッグ方式 |