JPS6356742A - 割込要求信号発生回路 - Google Patents
割込要求信号発生回路Info
- Publication number
- JPS6356742A JPS6356742A JP61202255A JP20225586A JPS6356742A JP S6356742 A JPS6356742 A JP S6356742A JP 61202255 A JP61202255 A JP 61202255A JP 20225586 A JP20225586 A JP 20225586A JP S6356742 A JPS6356742 A JP S6356742A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- request signal
- logical operation
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 abstract description 8
- 230000004913 activation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサの周辺回路に関し特に割込
要求信号制御回路に関するＯ 〔従来の技術〕 従来マイクロプロセッサのソフトウェアのデバ、グ作業
は、対象となる装置のマイクロプロセッサのかわりに専
用のデバッグ装置を接続し、マイクロプロセッサの割込
機能を利用して行なっていた。マイクロプロセッサのＺ
’Ｊ込機能にはハードウェアによる割込機能、即ちマイ
クロプロセッサの専用の入力端子に電気信号により割込
を求を行ない、割込処理を実行させるものと、ン７トク
エアによる割込機能１部ちマイクロプロセッサの実行す
るプログラムの中に命令として割込処理の起動命令をｔ
き、プロセッサがこれを処理することにより割込処理を
実行させるものがあり、従来のテバッグ作業には後者が
使用されていた。これによれば割込処理の中に、割込が
発生した時点でのマイクロプロセッサの状態やメモリ内
容を確認する機能を設けておき、デバッグ対象プログラ
ムの中の、プロセッサの状態又はメモリ内容を確認した
い部分の命令を割込処理起動命令に書き換えてからこれ
を実行させ、起動された割込処理の甲で、目的とするプ
ロセッサの状態及びメモリ内容の確認を行なっていた。
要求信号制御回路に関するＯ 〔従来の技術〕 従来マイクロプロセッサのソフトウェアのデバ、グ作業
は、対象となる装置のマイクロプロセッサのかわりに専
用のデバッグ装置を接続し、マイクロプロセッサの割込
機能を利用して行なっていた。マイクロプロセッサのＺ
’Ｊ込機能にはハードウェアによる割込機能、即ちマイ
クロプロセッサの専用の入力端子に電気信号により割込
を求を行ない、割込処理を実行させるものと、ン７トク
エアによる割込機能１部ちマイクロプロセッサの実行す
るプログラムの中に命令として割込処理の起動命令をｔ
き、プロセッサがこれを処理することにより割込処理を
実行させるものがあり、従来のテバッグ作業には後者が
使用されていた。これによれば割込処理の中に、割込が
発生した時点でのマイクロプロセッサの状態やメモリ内
容を確認する機能を設けておき、デバッグ対象プログラ
ムの中の、プロセッサの状態又はメモリ内容を確認した
い部分の命令を割込処理起動命令に書き換えてからこれ
を実行させ、起動された割込処理の甲で、目的とするプ
ロセッサの状態及びメモリ内容の確認を行なっていた。
上述した従来の技術によれば、対象となる装置以外に専
用の装置が必要であり、またデバッグ対象となるプログ
ラムに対してその命令の書き換えを実施するため、プロ
グラムを配置するメモリ領域は、内容の杏き換えが可能
でなければならなかった０ とこ、うでマイクロプロセッサに与えるメモリ領域ニハ
、マイクロプロセッサの処趣によって内容の書き換えが
可能なものと不可能なものがあるが、プログラムの配置
についてはそのプログラムの性質により、書き換え可能
なメモリ領域に配置する場合と、書き換え不可能なメモ
リ領域に配置する場合がある。
用の装置が必要であり、またデバッグ対象となるプログ
ラムに対してその命令の書き換えを実施するため、プロ
グラムを配置するメモリ領域は、内容の杏き換えが可能
でなければならなかった０ とこ、うでマイクロプロセッサに与えるメモリ領域ニハ
、マイクロプロセッサの処趣によって内容の書き換えが
可能なものと不可能なものがあるが、プログラムの配置
についてはそのプログラムの性質により、書き換え可能
なメモリ領域に配置する場合と、書き換え不可能なメモ
リ領域に配置する場合がある。
このため従来技術によれば、内容の書き換え不可能なメ
モリ領域に配置したプログラムに対しては割込機能をオ
リ用してデバッグ作業を行なうことができない欠点があ
った０ 〔問題点を解決するための手段〕 本発明の割込要求信号発生回路は、上記欠点を解決する
ために、マイクロプロセッサの持つハードウェアによる
割込機能をオリ用し、割込要求信号を発生したいメモリ
アドレスを設定するだめのアドレス設定回路と、アドレ
ス設定回路の出力とマイクロプロセッサのアドレス惰−
報出力を入力して比較し、結果を出力する比較回路と、
この比較回路の出力信号とマイクロフ゛ロセ、すの周辺
制御出力信号を入力して論理演算を行ない結果をマイク
ロプロセッサの割込妾求信号入力端子へ出力する論珈′
ＯＸ算回路とを有する。
モリ領域に配置したプログラムに対しては割込機能をオ
リ用してデバッグ作業を行なうことができない欠点があ
った０ 〔問題点を解決するための手段〕 本発明の割込要求信号発生回路は、上記欠点を解決する
ために、マイクロプロセッサの持つハードウェアによる
割込機能をオリ用し、割込要求信号を発生したいメモリ
アドレスを設定するだめのアドレス設定回路と、アドレ
ス設定回路の出力とマイクロプロセッサのアドレス惰−
報出力を入力して比較し、結果を出力する比較回路と、
この比較回路の出力信号とマイクロフ゛ロセ、すの周辺
制御出力信号を入力して論理演算を行ない結果をマイク
ロプロセッサの割込妾求信号入力端子へ出力する論珈′
ＯＸ算回路とを有する。
し実施例〕
次に不発明について図面を参照して説明する。
第１図（ま本発明の一実施例である０図で１はマイクロ
プロセ、す、２はアドレス設定回路、３は比較回路で、
４は論理演算回路である。
プロセ、す、２はアドレス設定回路、３は比較回路で、
４は論理演算回路である。
アドレス設定回路２に設定したアドレスす−Ｈ報とマイ
クロプロセッサ１から出力されるアドレス情報を比較回
路３で比較し、二者が等しい裏を示す信号を論理演算回
路４へ出力する。論理演算回路４（ゴ比較回路３の出力
信号とマイクロプロセッサ１の鳩辺制Ｘ卸出力信号を入
力して論理演算を行ない、マイクロプロセッサ］がアド
レス設定回路２に指定したアドレスに対して命令の読み
出し操作を行乙う場合にこれを検出し、マイクロプロセ
ッサ１の割込螢求信号入力端子に対して割込要求信号を
出力し、マイクロプロセッサに対して町込処遁の起動を
かける。これによってマイクロプロセッサは割込処炸に
入り目的のデバッグ作業を実現する。
クロプロセッサ１から出力されるアドレス情報を比較回
路３で比較し、二者が等しい裏を示す信号を論理演算回
路４へ出力する。論理演算回路４（ゴ比較回路３の出力
信号とマイクロプロセッサ１の鳩辺制Ｘ卸出力信号を入
力して論理演算を行ない、マイクロプロセッサ］がアド
レス設定回路２に指定したアドレスに対して命令の読み
出し操作を行乙う場合にこれを検出し、マイクロプロセ
ッサ１の割込螢求信号入力端子に対して割込要求信号を
出力し、マイクロプロセッサに対して町込処遁の起動を
かける。これによってマイクロプロセッサは割込処炸に
入り目的のデバッグ作業を実現する。
し発明の先果〕
以上説明したように本発明回路によれば、外部装置を必
要とぜず、デバッグ対象プログラム中の命令な書き換え
ることなくマイクロプロセッサに対して任意のアドレス
で割込要求を発生する事ができるようになる事がら、書
き換え不可能なメモリ領域に配置したプログラムに対し
ても ｉｉｌり込み機能を利用したデバッグ作業を実見
できるようとなる効呆がある。
要とぜず、デバッグ対象プログラム中の命令な書き換え
ることなくマイクロプロセッサに対して任意のアドレス
で割込要求を発生する事ができるようになる事がら、書
き換え不可能なメモリ領域に配置したプログラムに対し
ても ｉｉｌり込み機能を利用したデバッグ作業を実見
できるようとなる効呆がある。
第１図は本発明の一実施例の構成図である。
１はマイクロプロセッサ、２は本発明のアドレス設定回
路、３は本発明の比較回路、４は本発明の論理演算回路
、５はマイクロプロセッサのアドレス情報出力、６はマ
イクロプロセッサの周辺制御信号出力、７）言本発明回
路の割込要求信号出力であり、マイクロプロセッサの割
込要求信号人カフｆＡ子に接続する。 工′ご・、
路、３は本発明の比較回路、４は本発明の論理演算回路
、５はマイクロプロセッサのアドレス情報出力、６はマ
イクロプロセッサの周辺制御信号出力、７）言本発明回
路の割込要求信号出力であり、マイクロプロセッサの割
込要求信号人カフｆＡ子に接続する。 工′ご・、
Claims (1)
- マイクロプロセッサの応用回路に組み込んで使用する回
路で、任意に設定可能なメモリアドレス設定回路と、こ
のメモリアドレス設定回路の出力とマイクロプロセッサ
のアドレス情報出力とを入力し比較結果を出力する比較
回路と、この比較回路の出力信号とマイクロプロセッサ
の周辺制御出力信号とを入力して論理演算を行ない結果
をマイクロプロセッサの割込要求信号入力端子に出力す
る論理演算回路とを有する割込要求信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202255A JPS6356742A (ja) | 1986-08-27 | 1986-08-27 | 割込要求信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202255A JPS6356742A (ja) | 1986-08-27 | 1986-08-27 | 割込要求信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356742A true JPS6356742A (ja) | 1988-03-11 |
Family
ID=16454516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202255A Pending JPS6356742A (ja) | 1986-08-27 | 1986-08-27 | 割込要求信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356742A (ja) |
-
1986
- 1986-08-27 JP JP61202255A patent/JPS6356742A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6356742A (ja) | 割込要求信号発生回路 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0550016B2 (ja) | ||
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| KR920003909B1 (ko) | 디버깅지원회로 | |
| JPH0652013A (ja) | トレース回路 | |
| JPH01201762A (ja) | マイクロコンピュータ | |
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPS63163543A (ja) | 情報処理装置 | |
| SU1541615A1 (ru) | Устройство дл отладки микроЭВМ | |
| JP2686801B2 (ja) | マイクロコンピュータのプログラム開発ツール | |
| JPS61161556A (ja) | 情報処理装置 | |
| JPH01181133A (ja) | ブレークポイント設定装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPH01121950A (ja) | トレース機能付マイクロプロセッサ | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPH04367902A (ja) | プログラマブルコントローラ | |
| JPS6273340A (ja) | 中央処理装置 | |
| JPH02120940A (ja) | デバッグ支援回路 | |
| JPS6282438A (ja) | 情報処理装置におけるデバツグ割込み制御方式 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH1021110A (ja) | エミュレータ |