JPH03296146A - プログラム開発支援装置 - Google Patents

プログラム開発支援装置

Info

Publication number
JPH03296146A
JPH03296146A JP2099072A JP9907290A JPH03296146A JP H03296146 A JPH03296146 A JP H03296146A JP 2099072 A JP2099072 A JP 2099072A JP 9907290 A JP9907290 A JP 9907290A JP H03296146 A JPH03296146 A JP H03296146A
Authority
JP
Japan
Prior art keywords
program
stop
data
execution
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2099072A
Other languages
English (en)
Inventor
Naoyuki Osada
長田 尚之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2099072A priority Critical patent/JPH03296146A/ja
Publication of JPH03296146A publication Critical patent/JPH03296146A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプログラム開発支援装置に関する。
従来の技術 従来、試作されたプログラムの実行途中でのデータを出
力して、そのプログラムの評価データとして供するよう
にしたプログラム評価用半導体集積回路であるエバリユ
エーションチップを用いたプログラム開発支援装置が周
知である。
ところで、このようなプログラム開発支援装置を利用し
て行うプログラムの開発においては、そのプログラムに
よって実際に制御される制御対象の機器に与えるべき出
力信号や、その制御対象の機器から取込む信号として外
部からエバリユエーションチップに入力される入力信号
などがストアされるエバリユエーションチップのユーザ
ボー1〜における信号を、プログラムの開発を行うプロ
グラマが把握することが不可決である。
発明が解決しようとする課題 しかしながら、従来のプログラム開発支援装置において
は、上記エバリユエーションチップのユーザボートにお
ける信号の変化を監視して、その信号が所定の変化を示
した時点てプログラムの実行を自動的に停止するといっ
た機能がないため、例えばそのユーザボー1・の信号に
予期しない変化か起きた場合でも直ちにプログラムの実
行を停止してプログラムをチェッつてきず、プログラム
の開発に多くの時間を要していた。
したがって、本発明の目的は、試作プログラムを実行す
るプログラム評価手段から出力されるプログラムの実行
途中での信号の変化を十分把握てきるプログラム開発支
援装置を提供することである。
課題を解決するための手段 本発明は、試作されたプログラムを実行し、実行途中の
データを順次出力するプログラム評価手段と、 与えられたプログラム停止条件とプログラム評価手段か
ら出力されるデータとを比較し、そのデータがプログラ
ム停止条件と一致したときプログラム評価手段によるプ
ログラムの実行を停止させるプロクラム停止手段と、 プログラム評価手段から出力されるデータを取込み、少
なくともプログラムの実行が停止されるまでのデータの
変化を記憶する記憶手段と、プログラム停止手段に前記
プログラム停止条件を入力するための入力手段とを備え
たことを特徴とするプログラム開発支援装置である。
作  用 本発明に従えば、プログラム評価手段から出力されるデ
ータが予期しない変化を示したとき、このデータとプロ
グラム停止条件とを比較するプログラム停止手段がプロ
グラムの実行を停止させ、さらに記憶手段はプログラム
評価手段から出力されるプログラム停止時のデータ変化
を記憶するので、プログラムに誤りがあっても効率よく
デバッキングを行うことができる。
実施例 図面は、本発明の一実施例であるプログラム開発支援装
置の概略的な構成を示すブロック図である。
パーソナルコンピュータ1およびこれに付随するデイス
プレィ装置2とキーボード3とはプログラム作成に利用
するためのシステムを構成しており、パーソナルコンピ
ュータ1は通信回線4を介してエミュレータ5に接続さ
れている。
エミュレータ5はパーソナルコンピュータ1などからな
る上記システムを用いて作成された試作プログラムを後
述するエバリユエーションチップって実行可能なプログ
ラムに処理するための装置であり、中央処理装置(Ce
ntral ProccessingUnit;以下、
CPUと略称する)6などによって構成され、このエミ
ュレータ5は通信回線7.8および図示しないそのほか
の通信回線によってエバリユエーションチップ9に接続
されている。
エバリユエーションチップ9は、上記試作プログラムを
実行するプログラム評価用の半導体集積回路てあり、プ
ログラム実行の途中の処理で用いられたり生成されたり
するデータをストアするレジスタなどを含み、これらの
レジスタにストアされるデータは実行される試作プログ
ラムを評価するためのデータとしてエバリユエーション
チップ9からエミュレータ5へ与えられる。このエバリ
ユエーションチップ9における上記レジスタとしては、
試作プログラムが実際に書き込まれた読出し専用メモリ
を内蔵するマイクロコンピュータによってそのプログラ
ムが実行されるものとするとき制御対象である機器に対
してプログラムの実行に伴って与える制御信号や、逆に
プログラムの実行に伴って上記制御対象の機器からマイ
クロコンピュータに送られる信号に相当するものとして
エバリユエーションチップ9外部から入力される入力信
号をストアするユーザボート9aも含まれる。
このユーザボート9aにストアされる信号は通信回線8
を介してエミュレータ5に入力される。
上記エミュレータ5には、試作プログラムの実行に先立
ち設定されるプログラム停止条件のデータと、試作プロ
グラムの実行に伴ってエバリユエーションチップ9から
通信回線8を介して送られてくるユーザボート9aの信
号とを比較するコンパレータ10と、このユーザボート
9aがらの信号や、同じくエミュレータ5に送られてく
るエバリユエーションチップ9のそのほかのレジスタの
内容を先入れ先出し方式によって順次取込み記憶するヒ
ストリメモリ11とが内蔵されている。
エミュレータ5のコンパレータ10に設定される上記プ
ロクラム停止条件はキーボード3からパーソナルコンピ
ュータ1に入力され、さらに通信回線4を介してエミュ
レータ5のCPU6からコンパレータ10へと送られる
エミュレータ5のCPU6の機能には、コンパレータ1
0においてプログラム停止条件とユーザボート9aの信
号の一致が確認されたときエバリユエーションチップ9
の動作を停止させる制御信号を通信回線7を介してエバ
リュエーションチッ19に与える機能が含まれる。
また、エミュレータ5では、プログラムが停止した時点
で、ヒス1−リメモリ11にそれまで記憶されていたプ
ログラム停止前のユーザボート9aての信号の内容が通
信回線4を介してパーソナルコンピュータ1に転送され
、さらにパーソナルコンピュータ1は転送されてくるユ
ーザボート9aの過去の内容の変化をデイスプレィ装置
2に表示する制御機能を担う。
次に、上記プログラム開発支援装置の動作について説明
する。
パーソナルコンピュータ1およびこれに付随するデイス
プレィ装置2、キーボード3からなるシステムを用いて
作成された試作プログラムは通信回線4を介してエミュ
レータ5に送られ、ここでエバリユエーションチップ9
による実行が可能なプログラムに処理される。処理され
たプログラムはエバリユエーションチップ9に送られ、
この試作プログラムがエバリユエーションチップ9によ
って実行される。
上記試作プログラムの実行に先立ち、エミュレータ5の
コンパレータ10にはプログラム停止条件のデータが与
えられる。この場合のプログラム停止条件のデータとは
、例えばエバリユエーションチップ9におけるユーザボ
ー1−9 aの信号として予定されている論理と逆の信
号である。すなわち、試作プログラムのある実行時間で
のユーザボー l−9aの信号として論理「1」の信号
が期待されている場合には、その実行時間に対応するプ
ログラム停止条件のデータは論理rQJと設定される。
上記プログラム停止条件のデータは、キーボード3、パ
ーソナルコンピュータ1、通信回線4、エミュレータ5
のCPL16を経てコンパレータ10に与えられる。
試作プログラムの実行に伴い、エバリユエーションチッ
プ9における各レジスタの内容はエミュレータ5に取込
まれ、ヒストリメモリ11に順次記憶される。ユーザボ
ート9aの信号についても同様に、通信回線8を介して
ヒストリメモリ11に記憶される。ユーザボート9aの
信号については、さらにコンパレータ10によってプロ
グラム停止条件のデータと比較される。これらが一致し
ているとコンパレータ10によって判定されるとCPU
6からプログラムの実行を停止させる制御信号が出力さ
れる。その制御信号は通信回線7を介してエバリユエー
ションチップ9に与えられ、エバリユエーションチップ
9ではプログラムの実行が停止される。
プログラムの実行が停止すると、エミュレータ5では、
ヒストリメモリ11に記憶されたプログラム停止前のユ
ーザボート9aの信号の内容が通信回線4゛を介してパ
ーソナルコンピュータ1に転送される。
パーソナルコンピュータ1では、転送されてきたユーザ
ボー1〜9aの過去の内容の変化をプログラムの実行時
間とを対応付けた形でデイスプレィ装置2の画面上に表
示させる制御が行われる。
このようにして、プログラマはデイスプレィ装置2の画
面上の表示からプログラム停止時点前のユーザボート9
aの信号変化を簡単に把握することができる。
なお、パーソナルコンピュータ1には、転送されてきた
ユーザボー1・9aのデータを計算処理して、その内容
をロジックダイヤグラムの形式でデイスプレィ装置2の
画面上に表示させる制御機能を持たせるようにしてもよ
い。
発明の効果 以上のように、本発明のプログラム開発支援袋0 置によれば、プログラム評価手段から出力されるデータ
が予期しない変化を示したとき、このデータとプログラ
ム停止条件とを比較するプログラム停止手段がプログラ
ムの実行を停止させ、さらに記憶手段によってプログラ
ム評価手段から出力されるプログラム停止前のデータ変
化を記憶するように構成しているので、プログラムの評
価を容易に行うことができ、プログラムに誤りがあって
も効率よくデバッキングを行うことができる。
【図面の簡単な説明】
図面は本発明の一実施例であるプログラム開発支援装置
の概略的な構成を示すブロック図である。 1・・・パーソナルコンピュータ、2・・デイスプレィ
装置、3・キーボード、5・・・エミュレータ、6・C
PU、9・・エバリユエーションチップ、9a・・ユー
ザボート、10・・・コンパレータ、11・・・ヒスト
リメモリ

Claims (1)

  1. 【特許請求の範囲】  試作されたプログラムを実行し、実行途中のデータを
    順次出力するプログラム評価手段と、与えられたプログ
    ラム停止条件とプログラム評価手段から出力されるデー
    タとを比較し、そのデータがプログラム停止条件と一致
    したときプログラム評価手段によるプログラムの実行を
    停止させるプログラム停止手段と、 プログラム評価手段から出力されるデータを取込み、少
    なくともプログラムの実行が停止されるまでのデータの
    変化を記憶する記憶手段と、プログラム停止手段に前記
    プログラム停止条件を入力するための入力手段とを備え
    たことを特徴とするプログラム開発支援装置。
JP2099072A 1990-04-13 1990-04-13 プログラム開発支援装置 Pending JPH03296146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2099072A JPH03296146A (ja) 1990-04-13 1990-04-13 プログラム開発支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2099072A JPH03296146A (ja) 1990-04-13 1990-04-13 プログラム開発支援装置

Publications (1)

Publication Number Publication Date
JPH03296146A true JPH03296146A (ja) 1991-12-26

Family

ID=14237688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2099072A Pending JPH03296146A (ja) 1990-04-13 1990-04-13 プログラム開発支援装置

Country Status (1)

Country Link
JP (1) JPH03296146A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (ja) * 1993-06-30 1995-01-24 Nec Corp ソフトウェアデバッグ方法
JPH08314765A (ja) * 1995-05-15 1996-11-29 Nec Corp デバッグ情報収集方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721056A (ja) * 1993-06-30 1995-01-24 Nec Corp ソフトウェアデバッグ方法
JPH08314765A (ja) * 1995-05-15 1996-11-29 Nec Corp デバッグ情報収集方式

Similar Documents

Publication Publication Date Title
US5361348A (en) Debug circuit of a signal processor
US4870573A (en) Microcomputer capable of testing execution of a program with no branch
JPH03296146A (ja) プログラム開発支援装置
US5761482A (en) Emulation apparatus
JPS63193237A (ja) 半導体集積回路装置
JP3349940B2 (ja) プログラマブルコントローラ用リンクユニット
JP3102568B2 (ja) ソフトウエア開発装置
JPH05224999A (ja) 暴走処理装置
JP2704062B2 (ja) 情報処理装置
JPS5870361A (ja) 入力制御方式
KR200181133Y1 (ko) 중앙 처리 장치
JPH0436841A (ja) マイクロコンピュータ
JPH0635750A (ja) 半導体集積回路装置
JPH04318628A (ja) 中央演算処理装置
JPS6339050A (ja) アドレスバス試験回路
JPH0612292A (ja) マイクロコンピュータ
JPS62241041A (ja) 情報処理装置
JPS60193046A (ja) 命令例外検出方式
JPS63129440A (ja) ストアスル−バツフア装置
JPH0398129A (ja) パリティエラー検出方式
JPH04291646A (ja) 書き込み監視装置
JPH0635760A (ja) トレース機能付バッファ装置
JPH01142948A (ja) マイクロコンピュータのシンボリックデバッガ
JPS62293348A (ja) マイクロコンピユ−タ
JPS58184654A (ja) 電子計算機の実行スキツプ方式