JPH01142948A - マイクロコンピュータのシンボリックデバッガ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータのシンボリックデバッ
ガに関し、特にモジュールに分割されたプログラムのシ
ンボリックデバッガに関する。

従来の技術 一般にプログラム規模が増大すると、プログラムの開発
効率、保守信頼性などの面から、プログラムをいくつか
の論理的ブロックあるいはモジュールに分割したモジュ
ラプログラミングが必要となる。ここで、各モジュール
は、特有の機能を有し、独立したブロックとして使用で
きる。機能を変更する場合は、該当するモジュールを変
更するか、あるいは単に新しいモジュールを追加するの
みでよい。

モジニーラブログラムのシンボリックデバッガにおいて
、特定のモジュールで定義され他のモジュールからは参
照できないローカルシンボルを参照する場合には、予め
モジュール名と、該モジュール名に対応する実アドレス
により構成されたモジュール名テーブルと、エミュレー
ションプロセッサのプログラムカウンタ値とによりモジ
ュール名を計算し、そのモジュール名が指定されなけれ
ば、シンボリックデバッガは該当シンボル値を参照でき
ない。

従来、この種のシンボリックデバッガは、第３図のブロ
ック図に示すようにハードウェアの方法によってはモジ
ュール名は記憶できなかった。ここで、スーパーバイザ
プロセッサｌは、エミュレータプロセッサ２とエミュレ
ーションメモリ３とリアルタイムトレースメモリ５とブ
レーク制御回路１７とに、アドレスバス７を介して接続
されている。一方、エミュレータプロセッサ２は、スー
パーバイザプロセッサ１とエミュレーションメモリ３と
リアルタイムトレースメモリ５とブレーク制御回路１７
とに、データバス８を介して接続されている。

使用時、スーパーバイザプロセッサ１により予めリアル
タイムトレースメモリ５にトレース条件を、ブレーク制
御回路１７にブレーク条件を設定する。エミュレータプ
ロセッサ２は、エミュレーションメモリ３から命令コー
ドを読み出して実行する。この時、ブレーク条件が満足
されると、エミュレータプロセッサ２は実行を中止し、
該エミュレータプロセッサ２が停止するまでの実行履歴
は、リアルタイムトレースメモリ５に記憶される。また
、リアルタイムトレースメモリ５の内容は、スーパーバ
イザプロセッサ１により読み出すことができる。

発明が解決しようとする問題点 上述した従来のシンボリックデバッガは、モジュール名
に対してハードウェア的に考慮されていないため、スー
パーバイザプロセッサがブレーク時に、あらかじめ設定
したモジュール名テーブルをもとにし゛てエミュレーシ
ョンプロセッサのプログラムカウンタ値より、デバッガ
の対象となっているモジュール名をソフトウェア的に判
断しなければ、ローカルシンボルを使用したシンボリッ
クデバッグが行えない。更に、多重に他のモジュールを
コールしている場合には、モジュール名の遷移状態がた
だちには分からず、そのため、モジュールの多重遷移に
よるプログラムの動作が大局的に捉えられないためデバ
ッグ効率が悪くなる。またシンボリックデバッガ開発時
にモジュール判断ソフトウェアを予め作成しなければな
らないという問題がある。

上述した従来のシンボリックデバッガに対し、本発明は
、エミュレーション中において、モジュールの変化をハ
ードウェアにより記憶させることによって、ソフトウェ
アによるモジュール遷移計算の必要性を無くし、デイバ
グ効率を向上させることをその目的とする。

問題点を解決するための手段 本発明によれば、エミュレーションを行うマイクロコン
ピュータと、該マイクロコンピュータのアドレスバスに
接続され、リンク時のモジュールの配置順序に従って登
録したモジュール番号により前記マイクロコンピュータ
が実行したアドレスのモジュール番号を出力する、出力
すべきモジュール番号が書き換え可能なモジュール番号
選択回路と、該モジュール番号選択回路より出力された
モジュール番号を記憶するリアルタイムトレースメモリ
とを具備することを特徴とするマイクロコンピュータの
シンボリックデバッガが提供される。

作用 マス、スーパーバイザモードの場合、モジ５−ル番号選
択回路には、スーパーバイザプロセッサからアドレスバ
スを介してアドレスデータが人力されると、該モジュー
ル番号選択回路内部の該アドレスデータが指し示す番地
に、データバスより入力された該アドレスデータが属す
るモジュール番号が書き込まれる。また、エミュレーシ
ョンモードの場合、上記のようにモジュール番号が書き
込まれたモジュール番号選択回路は、エミュレータプロ
セッサからアドレスバスを介して入力されたアドレスデ
ータに対応するモジュール番号を読み出し、リアルタイ
ムトレースメモリに対して出力する。

実施例 次に本発明について図面を参照して説明する。

第１図は本発明の実施例１のブロック図である。

図示の装置は、エミュレータプロセッサの実行停止、エ
ミュレーションメモリへの書き込み・読み出しの制御を
行う１Ｍバイトのメモリ空間を有するスーパーバイザプ
ロセッサ１と、６４にバイトのメモリ空間を有するエミ
ュレータプロセッサ２と、エミュレーションメモリ３と
、６４にバイトの７ドレス空間に対してモジュール番号
１−ｎを出力するモジュール番号選択回路４とを具備し
ている。

そのモジュール番号選択回路４は、ランダムアクセスメ
モリ　（ＲＡＭ）９、アドレスデコーダ１０、ＮＡＮＤ
回路１１およびスリーステートバッファ回路１４および
１５を具備している。図示の装置は更に、モジュール番
号選択回路４が出力したモジュール番号を記憶するリア
ルタイムトレースメモリ５を具備している。

スーパーバイザプロセッサ１は、２０ビツトのアドレス
バスに結合されて詣り、そのスーパーバイザプロセッサ
１の２０ビツトのアドレスバスのうち上位４ビツトのア
ドレスバス６は、モジュール番号選択回路４のアドレス
デコーダ１０に人力され、下位１６ビツトのアドレスバ
ス７は、エミュレータプロセッサ２と、エミュレーショ
ンメモリ３と、モジュール番号選択回路４のＲＡＭ９に
結合されている。更に、データバス８は、スーパーバイ
ザプロセッサ１と、エミュレータプロセッサ２と、エミ
ュレーションメモリ３と、モジュール番号選択回路４の
バッファ回路１５とに結合されている。

モジュール番号選択回路４のＲＡＭ９は、スーパーバイ
ザプロセッサｌの２０ビツトのアドレスバスのうちの下
位１６ビツトのアドレスＡＯ〜Ａ１５をアドレス入力に
受け、データ入出力ピンＤからデータを受けまたデータ
を出力する。そのデータ入出力ピンＤは、°バッファ１
４の入力に結合され、且つバッファ１５の出力に結合さ
れている。ＷＥ端子はＮＡＮＤゲート１１の出力に接続
され、Ｃ８端子はＧＮＤに接続され常にアクティブとな
っている。

アドレスデコーダ１０は、アドレスバス６が入力に結合
され、スーパーバイザプロセッサ１のアクセスアクティ
ブ信号１３を、エネイブル端子に受ける。そして、アク
セスアクティブ信号１３がアクティブで、且つスーパー
バイザプロセッサより０番地からＦＦＦＦ番地（１６進
法、以下同じ）のアドレス値が出力された場合、つまり
アドレスバス上位４ビツト６の全ビットが０の場合には
、アドレスデコーダ１０は、その出力信号を“１”とす
る。

それ以外の場合、すなわちアクセスアクティブ信号がア
クティブでもスーパーバイザプロセッサより１００００
番地からＦＦＦＦＦ番地のアドレス値が出力された場合
、つまりアドレスバス上位４ビツト６が０以外の場合や
、アクセスアクティブ信号がノンアクティブの場合には
、アドレスデコーダは、その出力信号を“０”とする。

アドレスデコーダｌＯの出力を一方の入力に受けるＮＡ
ＮＤ回路１１は、その他方の入力に、スーパーバイザプ
ロセッサ１０よりライト信号１２を受ける。

そのＮＡＮＤ回路１１の出力は、スリーステートバッフ
ァ回路１４の非反転制御端子と、スリーステートバッフ
ァ回路１５０反転制御端子と、ＲＡＭ９のＷＥ端子に人
力されている。

そのバッファ回路１４は、スーパーバイザプロセッサ１
のアドレスバス下位１６ビツト７を受ケ、バッファ回路
１５の出力は、リアルタイムトレースメモリ５に接続さ
れている。上記において、ＲＡＭ９とアドレスデコーダ
１０とＮＡＮＤゲート１１とスリーステートバッファ１
４．１５が、モジュール番号選択回路４を構成する。

以下、上記した装置の動作を具体的に述べる。

まずモジュールのリンクが終了し、各モジュールの絶対
アドレスが決まっていると仮定して、予めＲＡＭ９の０
番地からＦＦＦＦ番地に“１″から“ｎ”という選択す
べきモジュール番号を書き込む動作を説明する。

例えば、アドレス６１３２Ｆ”番地が“０８”というモ
ジュール番号である場合には、スーパーバイザプロセッ
サ１は、アドレスバス６．７とデータバス８とにそれぞ
れ”１３２Ｆと“０８″というデータを出力し、且つラ
イト信号１２を“０”から“１″にし、且つアクセスア
クティブ信号１３をアクティブとする。アドレスデコー
ダ１０は、アドレスバス６の全ビットが“０′″となり
、エネイブル端子がアクティブとなるため、出力信号と
して“１″を出力する。これによりＮＡＮＤ回路１１の
人力はともに′１″となりその出力は“０”となる。こ
のためバッファ回路１４はディスエイプルとなり、バッ
ファ回路１５はエネイブルとなり、ＲＡＭ９のＷＥ端子
はアクティブとなり、ＡＯ〜Ａ１５端子には“１３２Ｆ
”というアドレス値が入力され、バッファ１５を介して
データ入出力ビンＤより“０８”というデータが入力さ
れる。

以上の方法により、ＲＡＭ９の０番地からＦＦＦＦ番地
に選択すべきモジュール番号を順次書き込む。

次に、通常のエミュレーションプログラム実行時のモジ
ュール番号選択回路４の動作を説明する。

この場合には、スーパーバイザプロセッサ１のアクセス
アクティブ信号１３はノンアクティブとなっているため
、常にアドレスデコーダ１０の出力は、“０′となる。

このため、バッファ回路１４とエネイブルとなり、バッ
ファ回路１５はディスエイプルとなり、ＲＡＭ９のＷＥ
端子はノンアクティブとなる。この状態でエミュレータ
プロセッサ２がエミュレーションメモリ３に対してアド
レスを出力するとＲＡＭ９にも同時にＡＯ〜Ａ１５より
アドレス値が取り込まれ、このアドレスに書き込まれた
モジュール番号がデータ入出力ビンＤよりバッファ１４
を介してリアルタイムトレースメモリ５に取り込まれる
。

また第２図を参照して第２の実施例について述べる。第
２図は本発明の実施例２のブロック図である。スーパー
バイザプロセッサ１と、エミュレータプロセッサ２と、
エミュレーショメモリ３と、モジュール番号選択回路４
と、リアルタイムトレースメモリ５と、アドレスバス６
および７と、データバスとは、実施例１と同様であり、
同様な動作方法で動作する。

この実施例２では、モジ、−ル番号選択回路４は、リア
ルタイムトレースメモリ５だけでなく、モジュール番号
監視回路１６にも接続され、そのモジュール番号監視回
路１６はブレーク制御回路１７に接続されている。

モジュール番号監視回路１６は、通常プログラム実行時
にモジュール番号選択回路４より出力されるモジュール
番号が変化すれば、ブレーク制御回路へアクティブな信
号を出力する。ブレーク制御回路１７は、モジュール番
号監視回路１６よりアクティブな信号を受けると割り込
みを発生し、エミュレータプロセッサ２の実行を中止さ
せる。この実施例ではエミュレーション中にモジュール
番号が変わったタイミングをただちに知ることができる
という利点がある。

発明の詳細 な説明したように、本発明は、エミュレータプロセッサ
が実行したアドレスのモジュール番号をただちに出力で
きるモジュール番号選択回路とリアルタイムトレースメ
モリを有することにより、ブレーク時にプログラムカウ
ンタの値から計算することなく、モジュールの遷移を直
接確認できる。

またＣＡＬＬ文によるモジュールの多重遷移もただちに
確認できるため、プログラムの動作を大局的につかめる
という効果がある。

【図面の簡単な説明】

第１図は、本発明によるマイクロコンピュータのシンボ
リックデバッガの実施例１のブロック図、第２図は、本
発明によるマイクロコンピュータのシンボリックデバッ
ガの実施例２のブロック図、第３図は、従来のシンボリ
ックデバッガにおけるブロック図である。 （主な参照番号） １・・スーパーバイザプロセッサ ２・・エミュレータプロセッサ ３・・エミュレーションメモリ ４・・モジュール番号選択回路 ５・・リアルタイムトレースメモリ ６．７・・アドレスパス ８・・データバス　　９・・ＲＡＭ。 １０・・アドレスデコーダ １１・・ＮＡＮＤゲート　　１２・・ライト信号１３・
・アクセスアクティブ信号 １４．１５・・バッファ回路 １６・・モジュール番号監視回路 １７・・ブレーク制御回路

Claims (1)

【特許請求の範囲】
1. エミュレーションを行うマイクロコンピュータと、該マ
   イクロコンピュータのアドレスバスに接続され、リンク
   時のモジュールの配置順序に従って登録したモジュール
   番号により前記マイクロコンピュータが実行したアドレ
   スのモジュール番号を出力する、出力すべきモジュール
   番号が書き換え可能なモジュール番号選択回路と、該モ
   ジュール番号選択回路より出力されたモジュール番号を
   記憶するリアルタイムトレースメモリとを具備すること
   を特徴とするマイクロコンピュータのシンボリックデバ
   ッガ。