JPH04291646A - 書き込み監視装置 - Google Patents
書き込み監視装置Info
- Publication number
- JPH04291646A JPH04291646A JP3057164A JP5716491A JPH04291646A JP H04291646 A JPH04291646 A JP H04291646A JP 3057164 A JP3057164 A JP 3057164A JP 5716491 A JP5716491 A JP 5716491A JP H04291646 A JPH04291646 A JP H04291646A
- Authority
- JP
- Japan
- Prior art keywords
- storage element
- data
- area
- check sum
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 title claims description 4
- 230000010365 information processing Effects 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 6
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 abstract 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置が取り扱
う情報を記憶素子に記憶し、前記情報処理装置内の中央
処理装置（以下ＣＰＵという）から直接記憶素子の情報
を変更できる書き込み装置に関する。
う情報を記憶素子に記憶し、前記情報処理装置内の中央
処理装置（以下ＣＰＵという）から直接記憶素子の情報
を変更できる書き込み装置に関する。
【０００２】
【従来の技術】従来、プログラムの暴走による誤動作ま
たは情報処理装置のシステム機能に基づいていないプロ
グラムによる誤操作によって発生する記憶素子への書き
込み動作の監視は、記憶素子内の特定領域に記憶素子全
体の情報を何らかの方法で計算した値（以下チェックサ
ムという）、例えば記憶素子全ての情報を加算した値を
格納する領域（以下チェックサムエリアという）に確保
し、記憶素子に書き込みを行うごとにチェックサムを計
算し、チェックサムエリアに書き込み、システムの起動
時またはプログラム内で意識的に記憶素子のチェックサ
ムを計算し、このチェックサムエリアの値と比較するこ
とによって行っていた。
たは情報処理装置のシステム機能に基づいていないプロ
グラムによる誤操作によって発生する記憶素子への書き
込み動作の監視は、記憶素子内の特定領域に記憶素子全
体の情報を何らかの方法で計算した値（以下チェックサ
ムという）、例えば記憶素子全ての情報を加算した値を
格納する領域（以下チェックサムエリアという）に確保
し、記憶素子に書き込みを行うごとにチェックサムを計
算し、チェックサムエリアに書き込み、システムの起動
時またはプログラム内で意識的に記憶素子のチェックサ
ムを計算し、このチェックサムエリアの値と比較するこ
とによって行っていた。
【０００３】
【発明が解決しようとする課題】しかし、起動時または
プログラム内で意識的に記憶素子のチェックサムを計算
し、チェックサムエリアの値との比較による記憶素子の
情報の信頼性を確認する方法では前記チェックサムの比
較を意識的に行ったときのみしか信頼性がない。本発明
の目的は、システムに存在するＣＰＵ以外のハードウェ
アが常に情報を取り込んでそのハードウェアの動作を決
定している場合の誤動作を防止することにあり、またマ
ルチＣＰＵ装置のシステムにおいてＣＰＵ間でデータを
共有するメモリを通して正確な情報を伝達することにあ
る。
プログラム内で意識的に記憶素子のチェックサムを計算
し、チェックサムエリアの値との比較による記憶素子の
情報の信頼性を確認する方法では前記チェックサムの比
較を意識的に行ったときのみしか信頼性がない。本発明
の目的は、システムに存在するＣＰＵ以外のハードウェ
アが常に情報を取り込んでそのハードウェアの動作を決
定している場合の誤動作を防止することにあり、またマ
ルチＣＰＵ装置のシステムにおいてＣＰＵ間でデータを
共有するメモリを通して正確な情報を伝達することにあ
る。
【０００４】
【課題を解決するための手段】本発明は、情報処理装置
の記憶装置に割り込み処理プログラムを格納し、記憶領
域の特定領域にチェックサムエリアを設け、前記記憶装
置に書き込まれる度にデータを前記チェックサムエリア
で比較し、前記情報処理装置のシステム機能に基づいて
いないプログラムの誤操作によって発生する書き込み動
作を監視するための書き込み監視手段を設けたことを特
徴とする。
の記憶装置に割り込み処理プログラムを格納し、記憶領
域の特定領域にチェックサムエリアを設け、前記記憶装
置に書き込まれる度にデータを前記チェックサムエリア
で比較し、前記情報処理装置のシステム機能に基づいて
いないプログラムの誤操作によって発生する書き込み動
作を監視するための書き込み監視手段を設けたことを特
徴とする。
【０００５】
【作用】記憶素子の特定領域をチェックサムエリアとし
、記憶素子にデータの書き込みを行った場合にＣＰＵに
対し割り込みを上げる装置を付ける。記憶素子に対しデ
ータの書き込みを行う場合は、データの書き込みと記憶
素子の新たなチェックサムを計算し、その値をチェック
サムエリアに書き込み、データの書き込みを行う毎に発
生する割り込みに対応した割り込み処理プログラム内で
も記憶素子のチェックサムを計算し、チェックサムエリ
アの値と比較する。この比較が異なる場合は割り込み処
理プログラム内で記憶素子全体をシステムのデフォルト
値に書き換え、システムをリセットあるいはユーザーに
メッセージを与える。
、記憶素子にデータの書き込みを行った場合にＣＰＵに
対し割り込みを上げる装置を付ける。記憶素子に対しデ
ータの書き込みを行う場合は、データの書き込みと記憶
素子の新たなチェックサムを計算し、その値をチェック
サムエリアに書き込み、データの書き込みを行う毎に発
生する割り込みに対応した割り込み処理プログラム内で
も記憶素子のチェックサムを計算し、チェックサムエリ
アの値と比較する。この比較が異なる場合は割り込み処
理プログラム内で記憶素子全体をシステムのデフォルト
値に書き換え、システムをリセットあるいはユーザーに
メッセージを与える。
【０００６】
【実施例】図１は、本発明の実施例に使用する装置のブ
ロック図である。図２は、本発明の記憶素子に書き込み
を行うプログラムのフローチャートである。図３は、本
発明の記憶素子に書き込みを行ったときに発生する割り
込みの割り込み処理プログラムのフローチャートである
。
ロック図である。図２は、本発明の記憶素子に書き込み
を行うプログラムのフローチャートである。図３は、本
発明の記憶素子に書き込みを行ったときに発生する割り
込みの割り込み処理プログラムのフローチャートである
。
【０００７】図１において１０１はＣＰＵであり、図示
していないメインメモリには割り込み処理プログラムが
書き込まれており、この割り込み処理プログラムは、Ｒ
ＡＭ１０２に対し書き込みを行った時に発生する割り込
みを処理するプログラムであり、ＣＰＵ１０１は、ＲＡ
Ｍ１０２に書き込みと割り込み処理プログラムを実行す
る。ＲＡＭ１０２は、図１を含む情報処理装置が取り扱
うＩＤ情報など特有の情報が書き込まれ、ＲＡＭ１０２
の最上位領域は、ＲＡＭ１０２全体のチェックサム値が
格納されている。１０３はデコーダ回路で、アドレスバ
ス１０６をデコードし、アドレスバス１０６上にＲＡＭ
１０２のアドレスが出力された場合はセレクト信号１１
０を出力し、セレクト信号１１０はＲＡＭ１０２のチッ
プセレクト信号に接続されている。またＲＡＭ１０２に
書き込みを行った時に発生する割り込み発生を制御する
ために情報処理装置にアドレスを割り付け、アドレスバ
ス１０６が前記割り込み制御アドレスを示した場合にデ
コーダ回路１０３はセレクト信号１０８を出力する。１
０５はラッチ回路で、セレクト信号１０８が出力された
ときにデータバス１０７のデータをラッチしてセレクト
信号１０９に出力する。１０４はＡＮＤ回路でセレクト
信号１０９、１１０とＣＰＵが出力するメモリライト信
号１１１をＡＮＤし、ＣＰＵ１０１の割り込みラインに
接続されたセレクト信号１１２に出力する。これらを含
んだ書き込み監視回路１１３が本発明に係わる書き込み
監視装置である。
していないメインメモリには割り込み処理プログラムが
書き込まれており、この割り込み処理プログラムは、Ｒ
ＡＭ１０２に対し書き込みを行った時に発生する割り込
みを処理するプログラムであり、ＣＰＵ１０１は、ＲＡ
Ｍ１０２に書き込みと割り込み処理プログラムを実行す
る。ＲＡＭ１０２は、図１を含む情報処理装置が取り扱
うＩＤ情報など特有の情報が書き込まれ、ＲＡＭ１０２
の最上位領域は、ＲＡＭ１０２全体のチェックサム値が
格納されている。１０３はデコーダ回路で、アドレスバ
ス１０６をデコードし、アドレスバス１０６上にＲＡＭ
１０２のアドレスが出力された場合はセレクト信号１１
０を出力し、セレクト信号１１０はＲＡＭ１０２のチッ
プセレクト信号に接続されている。またＲＡＭ１０２に
書き込みを行った時に発生する割り込み発生を制御する
ために情報処理装置にアドレスを割り付け、アドレスバ
ス１０６が前記割り込み制御アドレスを示した場合にデ
コーダ回路１０３はセレクト信号１０８を出力する。１
０５はラッチ回路で、セレクト信号１０８が出力された
ときにデータバス１０７のデータをラッチしてセレクト
信号１０９に出力する。１０４はＡＮＤ回路でセレクト
信号１０９、１１０とＣＰＵが出力するメモリライト信
号１１１をＡＮＤし、ＣＰＵ１０１の割り込みラインに
接続されたセレクト信号１１２に出力する。これらを含
んだ書き込み監視回路１１３が本発明に係わる書き込み
監視装置である。
【０００８】以下この処理機能を有する仮想回路ブロッ
クを想定して説明する。ＣＰＵ１０１で実行するプログ
ラム内でＲＡＭ１０２の情報を書き換えるには、まず、
図１を含むシステムを起動する起動プログラムでＲＡＭ
１０２に情報を書き込んだときの割り込み発生を制御す
るシステムの予約アドレスに割り込み許可情報を書き込
むと、デコーダ回路１０３はセレクト信号１０８を出力
し、ラッチ回路１０５はセレクト信号１０８が出力され
たことによりデータバス１０７のデータをラッチし、セ
レクト信号１０９に出力する。このシステムの起動後に
ＲＡＭ１０２に情報を書き込む場合は、ＣＰＵ１０１の
内部命令で割り込みを禁止２０１して、ＲＡＭ１０２の
指定領域に情報の書き込みを行う２０２。次にＲＡＭ１
０２のチェックサムを計算し前記チェックサムエリアに
書き込み２０３、内部命令で割り込みを許可する２０４
。このときデコーダ回路１０３によりセレクト信号１１
０が出力される。ＡＮＤ回路１０４はセレクト信号１０
９、１１０とメモリライト信号１１１が出力されたので
割り込み信号１１２が出力し、内部命令で割り込みが許
可された時点でＣＰＵ１０１に割り込みが発生する。 ＣＰＵ１０１のシステムプログラムでは前記割り込みに
対応した割り込み処理プログラムを用意し、その中でＲ
ＡＭ１０２のチェックサムを計算３０１し、前記チェッ
クサムエリアの値と比較３０２する。前記比較が同じで
あれば割り込み処理プログラムは終了する３０３。前記
比較で異なれば割り込み処理プログラム内でＲＡＭ１０
２全体の内容をシステムのデフォルト値に書き換えシス
テムをリセットまたは、ユーザにメッセージを出力する
３０４。本実施例のＲＡＭは、ダイナミックＲＡＭ、ス
タティックＲＡＭ、ＥＥＰＲＯＭである。
クを想定して説明する。ＣＰＵ１０１で実行するプログ
ラム内でＲＡＭ１０２の情報を書き換えるには、まず、
図１を含むシステムを起動する起動プログラムでＲＡＭ
１０２に情報を書き込んだときの割り込み発生を制御す
るシステムの予約アドレスに割り込み許可情報を書き込
むと、デコーダ回路１０３はセレクト信号１０８を出力
し、ラッチ回路１０５はセレクト信号１０８が出力され
たことによりデータバス１０７のデータをラッチし、セ
レクト信号１０９に出力する。このシステムの起動後に
ＲＡＭ１０２に情報を書き込む場合は、ＣＰＵ１０１の
内部命令で割り込みを禁止２０１して、ＲＡＭ１０２の
指定領域に情報の書き込みを行う２０２。次にＲＡＭ１
０２のチェックサムを計算し前記チェックサムエリアに
書き込み２０３、内部命令で割り込みを許可する２０４
。このときデコーダ回路１０３によりセレクト信号１１
０が出力される。ＡＮＤ回路１０４はセレクト信号１０
９、１１０とメモリライト信号１１１が出力されたので
割り込み信号１１２が出力し、内部命令で割り込みが許
可された時点でＣＰＵ１０１に割り込みが発生する。 ＣＰＵ１０１のシステムプログラムでは前記割り込みに
対応した割り込み処理プログラムを用意し、その中でＲ
ＡＭ１０２のチェックサムを計算３０１し、前記チェッ
クサムエリアの値と比較３０２する。前記比較が同じで
あれば割り込み処理プログラムは終了する３０３。前記
比較で異なれば割り込み処理プログラム内でＲＡＭ１０
２全体の内容をシステムのデフォルト値に書き換えシス
テムをリセットまたは、ユーザにメッセージを出力する
３０４。本実施例のＲＡＭは、ダイナミックＲＡＭ、ス
タティックＲＡＭ、ＥＥＰＲＯＭである。
【０００９】
【発明の効果】以上のように本発明では、記憶素子の情
報を書き換えるごとに割り込みが発生し、その割り込み
処理ルーチン内で記憶素子のチェックサムと比較してい
るので、誤動作、誤操作により記憶素子の内容が書き換
えを監視することができる。例えば、システムのＣＰＵ
以外のハードウェアが記憶素子の内容を常時読み込んで
そのハードウェアの動作を決定している場合、記憶素子
の間違った情報によりハードウェアの誤動作を防ぐこと
ができる。マルチＣＰＵシステムにおいては、ＣＰＵ間
の情報伝達をＣＰＵ間で共有するメモリを通して行う場
合に伝達したい情報のみを伝達することができるという
効果がある。
報を書き換えるごとに割り込みが発生し、その割り込み
処理ルーチン内で記憶素子のチェックサムと比較してい
るので、誤動作、誤操作により記憶素子の内容が書き換
えを監視することができる。例えば、システムのＣＰＵ
以外のハードウェアが記憶素子の内容を常時読み込んで
そのハードウェアの動作を決定している場合、記憶素子
の間違った情報によりハードウェアの誤動作を防ぐこと
ができる。マルチＣＰＵシステムにおいては、ＣＰＵ間
の情報伝達をＣＰＵ間で共有するメモリを通して行う場
合に伝達したい情報のみを伝達することができるという
効果がある。
【図１】本発明の実施例に使用する装置のブロック図で
ある。
ある。
【図２】本発明のＲＡＭに書き込みを行うプログラムの
フローチャートである。
フローチャートである。
【図３】本発明のＲＡＭに書き込みを行ったときの割り
込み処理プログラムのフローチャートである。
込み処理プログラムのフローチャートである。
１０１：ＣＰＵ
１０２：ＲＡＭ
１０３：デコーダ回路
１０４：ＡＮＤ回路
１０５：ラッチ回路
１０６：アドレスバス
１０７：データバス
１１３：情報監視装置
Claims (1)
- 【請求項１】 情報処理装置の記憶装置に割り込み処
理プログラムを格納し、記憶領域の特定領域にチェック
サムエリアを設け、前記記憶装置に書き込まれる度にデ
ータを前記チェックサムエリアで比較し、前記情報処理
装置のシステム機能に基づいていないプログラムの誤操
作によって発生する書き込み動作を監視するための書き
込み監視手段を情報処理装置に設けたことを特徴とする
書き込み監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057164A JPH04291646A (ja) | 1991-03-20 | 1991-03-20 | 書き込み監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3057164A JPH04291646A (ja) | 1991-03-20 | 1991-03-20 | 書き込み監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291646A true JPH04291646A (ja) | 1992-10-15 |
Family
ID=13047923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3057164A Pending JPH04291646A (ja) | 1991-03-20 | 1991-03-20 | 書き込み監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291646A (ja) |
-
1991
- 1991-03-20 JP JP3057164A patent/JPH04291646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07271403A (ja) | 非運用系メモリ更新方式 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| US6026504A (en) | Multiprocessor system and method for error tracking | |
| JPH04291646A (ja) | 書き込み監視装置 | |
| US5652837A (en) | Mechanism for screening commands issued over a communications bus for selective execution by a processor | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0430245A (ja) | マルチプロセッサ制御方式 | |
| JPS6162142A (ja) | 入出力制御装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JP2000207235A (ja) | 情報処理装置 | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPS59123054A (ja) | イニシアル検出方式 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPH0387936A (ja) | 計算機の異常検出回路 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPH0481953A (ja) | メモリ装置 | |
| JPS62298856A (ja) | 設定デ−タ記憶方法 | |
| JPH0120778B2 (ja) | ||
| JPH0336650A (ja) | メモリ保護方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS638936A (ja) | 割込み処理装置 |