JPS629932B2 - - Google Patents
Info
- Publication number
- JPS629932B2 JPS629932B2 JP55056522A JP5652280A JPS629932B2 JP S629932 B2 JPS629932 B2 JP S629932B2 JP 55056522 A JP55056522 A JP 55056522A JP 5652280 A JP5652280 A JP 5652280A JP S629932 B2 JPS629932 B2 JP S629932B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- stack
- address
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 27
- 101100232944 Arabidopsis thaliana ILL4 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】
この発明はデータ処理装置に関し、特に
COBOL言語におけるPERFORM文の処理に関す
るものである。
COBOL言語におけるPERFORM文の処理に関す
るものである。
COBOL言語のPERFORM文とはプログラム実
行の流れを変える命令の一種であつて、記載され
た手続き名の範囲のプログラムを実行すべきこと
を示す文である。第１図はCOBOL言語によるプ
ログラムの一例からPERFORM文を含む部分を
抽出したプログラム図であつて、図の左側にａ，
ｂ，ｃ，ｄ，ｅと略記されているものはそれぞれ
の手続き名を表している。
行の流れを変える命令の一種であつて、記載され
た手続き名の範囲のプログラムを実行すべきこと
を示す文である。第１図はCOBOL言語によるプ
ログラムの一例からPERFORM文を含む部分を
抽出したプログラム図であつて、図の左側にａ，
ｂ，ｃ，ｄ，ｅと略記されているものはそれぞれ
の手続き名を表している。
第１図に示すプログラムを実行していて、最初
のPERFORM文に達すると、そのPERFORM命
令で示された範囲のプログラム、すなわち手続き
ｂと手続きｃの範囲の文が実行され、（第１図中
１０１の矢印で示されるように進んでその間に点
線で示されている部分に対応する手続きが実行さ
れる）その後はその次のPERFORM文に進む。
プログラムの実行が２番目のPERFORM文に達
すると第１図中１０２の矢印で示されるように進
んでその間に点線で示されている部分に対応する
手続き、すなわち、手続きａ、手続きｂ、手続き
ｃ、及び手続きｄが実行きれ、その後その
PERFORM文の次の文に進む。PERFORM ａ
THRU ｄが終るとその次のプログラム、すなわ
ち手続きａに進み、手続きａ〜ｄが実行され、つ
いで手続きｅのプログラムが実行され更に第１図
には示されていない下方のプログラムへと進んで
行く。
のPERFORM文に達すると、そのPERFORM命
令で示された範囲のプログラム、すなわち手続き
ｂと手続きｃの範囲の文が実行され、（第１図中
１０１の矢印で示されるように進んでその間に点
線で示されている部分に対応する手続きが実行さ
れる）その後はその次のPERFORM文に進む。
プログラムの実行が２番目のPERFORM文に達
すると第１図中１０２の矢印で示されるように進
んでその間に点線で示されている部分に対応する
手続き、すなわち、手続きａ、手続きｂ、手続き
ｃ、及び手続きｄが実行きれ、その後その
PERFORM文の次の文に進む。PERFORM ａ
THRU ｄが終るとその次のプログラム、すなわ
ち手続きａに進み、手続きａ〜ｄが実行され、つ
いで手続きｅのプログラムが実行され更に第１図
には示されていない下方のプログラムへと進んで
行く。
このように、COBOL言語のPERFORM文は一
般のサブルーチンコール（subroutine call）とは
機能が少し異なつており、PERFORM文のよう
な機能を一般に内部サブルーチン機能と呼んでい
る。COBOL言語で書かれたプログラム、すなわ
ちソースプログラム（source program）は
COBOLコンパイラによつて機械語に翻訳されて
オブジエクトプログラム（object program）と
なるが、PERFORM文を翻訳するときは一般の
サブルーチンコールと異なり、たとえば第１図の
例で手続きｃを実行した後、PERFORM ｂ
THRU ｃ文で呼ばれて手続きｃに来たのか又は
それ以外で手続きｃに来たのかを判断し、前者の
場合は呼ばれた先に戻り、後者の場合には分岐せ
ず次の文に行くようにオブジエクトコードを作成
しなければならない。
般のサブルーチンコール（subroutine call）とは
機能が少し異なつており、PERFORM文のよう
な機能を一般に内部サブルーチン機能と呼んでい
る。COBOL言語で書かれたプログラム、すなわ
ちソースプログラム（source program）は
COBOLコンパイラによつて機械語に翻訳されて
オブジエクトプログラム（object program）と
なるが、PERFORM文を翻訳するときは一般の
サブルーチンコールと異なり、たとえば第１図の
例で手続きｃを実行した後、PERFORM ｂ
THRU ｃ文で呼ばれて手続きｃに来たのか又は
それ以外で手続きｃに来たのかを判断し、前者の
場合は呼ばれた先に戻り、後者の場合には分岐せ
ず次の文に行くようにオブジエクトコードを作成
しなければならない。
従来のデータ処理装置においてCOBOL言語の
PERFORM文の上述の機能を満すためには
COBOLコンパイラで作成されるオブジエクトプ
ログラムが複雑なものになるという欠点があつ
た。第２図は従来のデータ処理装置におけるソー
スプログラムとオブジエクトプログラムとの対応
の一例を示すプログラム図であつて、図の左側の
部分はCOBOL言語のプログラムを示し、右側の
部分はそれに対応してCOBOLコンパイラが作成
した機械語のプログラムを示す。機械語のプログ
ラムについては従来一般に知られているので第２
図についての説明は省略するが、第２図から明ら
かなように従来のデータ処理装置では
PERFORM文に対して多くの機械語プログラム
を必要とし、このためたとえばオブジエクトプロ
グラムのサイズが大きくなりかつその実行時間が
遅くなるという欠点があつた。
PERFORM文の上述の機能を満すためには
COBOLコンパイラで作成されるオブジエクトプ
ログラムが複雑なものになるという欠点があつ
た。第２図は従来のデータ処理装置におけるソー
スプログラムとオブジエクトプログラムとの対応
の一例を示すプログラム図であつて、図の左側の
部分はCOBOL言語のプログラムを示し、右側の
部分はそれに対応してCOBOLコンパイラが作成
した機械語のプログラムを示す。機械語のプログ
ラムについては従来一般に知られているので第２
図についての説明は省略するが、第２図から明ら
かなように従来のデータ処理装置では
PERFORM文に対して多くの機械語プログラム
を必要とし、このためたとえばオブジエクトプロ
グラムのサイズが大きくなりかつその実行時間が
遅くなるという欠点があつた。
この発明は従来の装置における上述の欠点を除
去することを目的としてなされたもので、このた
めこの発明ではCOBOL言語のPERFORM文を実
行するために、この明細書で仮にperform命令、
return命令と称するそれぞれの機械命令を設けて
PERFORM文を実行するようにし、これらの機
械命令を処理するに適した回路を付加したもので
ある。このperform命令は分岐先サブルーチンへ
飛ぶ機械命令であり、return命令は分岐先サブル
ーチンから戻る機械命令である。
去することを目的としてなされたもので、このた
めこの発明ではCOBOL言語のPERFORM文を実
行するために、この明細書で仮にperform命令、
return命令と称するそれぞれの機械命令を設けて
PERFORM文を実行するようにし、これらの機
械命令を処理するに適した回路を付加したもので
ある。このperform命令は分岐先サブルーチンへ
飛ぶ機械命令であり、return命令は分岐先サブル
ーチンから戻る機械命令である。
以下、図面についてこの発明の実施例を説明す
る。第３図はこの発明に用いられる機械命令の一
例を示すフオーマツト図で、第３図ａはperform
命令、第３図ｂはreturn命令を示す。なお小円内
の数字はビツト番号を示す。（以下の図面におい
ても同様である。）perform命令は〜の32ビ
ツトの命令長を持ち〜の８ビツトが命令コー
ド、〜の８ビツトがIDフイールドとよばれ
る定数フイールドであり、〜がオペランドフ
イールドであり、このオペランドは分岐先きアド
レスの算出に用いられる。return命令は〜の
16ビツトの命令長を持ち〜の８ビツトが命令
コード、〜の８ビツトがIDフイールドであ
る。
る。第３図はこの発明に用いられる機械命令の一
例を示すフオーマツト図で、第３図ａはperform
命令、第３図ｂはreturn命令を示す。なお小円内
の数字はビツト番号を示す。（以下の図面におい
ても同様である。）perform命令は〜の32ビ
ツトの命令長を持ち〜の８ビツトが命令コー
ド、〜の８ビツトがIDフイールドとよばれ
る定数フイールドであり、〜がオペランドフ
イールドであり、このオペランドは分岐先きアド
レスの算出に用いられる。return命令は〜の
16ビツトの命令長を持ち〜の８ビツトが命令
コード、〜の８ビツトがIDフイールドであ
る。
第４図はこの発明の一実施例を示すブロツク図
で、この発明のデータ処理装置の綜合構成のうち
から発明の説明に必要な部分だけを示す。第４図
において１は主メモリ装置、２はこの主メモリ装
置１に対する書込み／読出しを制御する主メモリ
制御回路、３は命令アドレスレジスタ
（instruction address register，以下IARと略記
する）、４は命令レジスタ（instruction
register，以下IRと略記する）、５はアドレスア
ダ（address adder.以下ADDERと略記する）、
６はスタツク制御回路、７はトツプオブスタツク
ポインタ（top―of―stack pointer，以下STPと
略記する）、８はトツプオブスタツクレジスタ
（top―of―stack register，以下TSRと略記す
る）、９はデコーダ及びシーケンサ（decoder
and sequencer，以下DECと略記する）、１０は
アドレスインクレメンタ（address
incrementer，以下INCと略記する）、１１は比較
回路（comparator，以下COMPと略記する）で
ある。
で、この発明のデータ処理装置の綜合構成のうち
から発明の説明に必要な部分だけを示す。第４図
において１は主メモリ装置、２はこの主メモリ装
置１に対する書込み／読出しを制御する主メモリ
制御回路、３は命令アドレスレジスタ
（instruction address register，以下IARと略記
する）、４は命令レジスタ（instruction
register，以下IRと略記する）、５はアドレスア
ダ（address adder.以下ADDERと略記する）、
６はスタツク制御回路、７はトツプオブスタツク
ポインタ（top―of―stack pointer，以下STPと
略記する）、８はトツプオブスタツクレジスタ
（top―of―stack register，以下TSRと略記す
る）、９はデコーダ及びシーケンサ（decoder
and sequencer，以下DECと略記する）、１０は
アドレスインクレメンタ（address
incrementer，以下INCと略記する）、１１は比較
回路（comparator，以下COMPと略記する）で
ある。
次に第４図に示す装置の動作を説明する。最
初、ADDER５又は図に示してない他の演算ユニ
ツト等から命令アドレスがIAR３にセツトされ
る。IAR３の内容が主メモリ制御回路２に送られ
主メモリ装置１内のそのアドレスに記憶されてい
る命令がIR４に読出される。IR４に読出された
命令はDEC９によりデコードされて実行され
る。この命令が分岐関係の命令でない場合には、
INC１０によつてIAR３の内容をインクレメント
しこのインクレメントしたアドレスに対応する次
の命令がIR４に取出され実行される。すなわち
分岐関係以外の命令に対する第４図の装置の動作
は従来の装置の動作と同様であり、以上のように
して第４図の装置により機械語のプログラムが実
行される。
初、ADDER５又は図に示してない他の演算ユニ
ツト等から命令アドレスがIAR３にセツトされ
る。IAR３の内容が主メモリ制御回路２に送られ
主メモリ装置１内のそのアドレスに記憶されてい
る命令がIR４に読出される。IR４に読出された
命令はDEC９によりデコードされて実行され
る。この命令が分岐関係の命令でない場合には、
INC１０によつてIAR３の内容をインクレメント
しこのインクレメントしたアドレスに対応する次
の命令がIR４に取出され実行される。すなわち
分岐関係以外の命令に対する第４図の装置の動作
は従来の装置の動作と同様であり、以上のように
して第４図の装置により機械語のプログラムが実
行される。
機械語のperform命令、return命令がIR４に読
出された場合の動作を説明する前にスタツク制御
回路６の動作を説明する。第４図に示す実施例で
はスタツクは主メモリ装置１中に存在し、そのス
タツクの先頭アドレスはSTP７にセツトされ、主
メモリ装置１中のスタツクの先頭の内容の写しが
TSR８にセツトされる。後で説明するが１２は
push制御信号の信号線、１３はpull制御信号の信
号線で、DEC９からpush制御信号が与えられる
とスタツク制御回路６はpushするデータをTSR
８に取込み、STP７をインクレメントしこのアド
レスで主メモリ装置１にTSR８の内容をストア
する。DEC９からpull制御信号が与えられるとス
タツク制御回路６はSTP７をデクリメントし、そ
のアドレスで主メモリ装置１からデータを読出
し、TSR８にセツトする。
出された場合の動作を説明する前にスタツク制御
回路６の動作を説明する。第４図に示す実施例で
はスタツクは主メモリ装置１中に存在し、そのス
タツクの先頭アドレスはSTP７にセツトされ、主
メモリ装置１中のスタツクの先頭の内容の写しが
TSR８にセツトされる。後で説明するが１２は
push制御信号の信号線、１３はpull制御信号の信
号線で、DEC９からpush制御信号が与えられる
とスタツク制御回路６はpushするデータをTSR
８に取込み、STP７をインクレメントしこのアド
レスで主メモリ装置１にTSR８の内容をストア
する。DEC９からpull制御信号が与えられるとス
タツク制御回路６はSTP７をデクリメントし、そ
のアドレスで主メモリ装置１からデータを読出
し、TSR８にセツトする。
さて、第３図ａに示すperform命令がIR４にセ
ツトされると、その〜の命令コードがDEC
９によつて解読されperform命令であることが認
められ信号線１４からの信号でINC１０を制御し
てIAR３の内容を所定の値だけインクレメントす
る。次にpush制御信号がオンとなるが、これに
よりIR４の〜の内容すなわちIDフイールド
はデータ線１５を経てTSR８の〜に、IAR３
の〜の内容はデータ線１６を経てTSR８の
〜にセツトされる。TSR８の〜の部分
を仮に第１の部分、〜の部分を仮に第２の部
分という。又STP７はインクリメントされTSR
８の内容が主メモリ装置１のスタツクの先頭アド
レスの内容としてセツトされる。
ツトされると、その〜の命令コードがDEC
９によつて解読されperform命令であることが認
められ信号線１４からの信号でINC１０を制御し
てIAR３の内容を所定の値だけインクレメントす
る。次にpush制御信号がオンとなるが、これに
よりIR４の〜の内容すなわちIDフイールド
はデータ線１５を経てTSR８の〜に、IAR３
の〜の内容はデータ線１６を経てTSR８の
〜にセツトされる。TSR８の〜の部分
を仮に第１の部分、〜の部分を仮に第２の部
分という。又STP７はインクリメントされTSR
８の内容が主メモリ装置１のスタツクの先頭アド
レスの内容としてセツトされる。
IR４の〜の内容はADDER５に入り計算さ
れた分岐先アドレス24ビツトがデータ線１７を通
つてIAR３にセツトされ、このアドレスにより、
主メモリ装置から次の命令（分岐先の命令）が
IR４に読出される。次に分岐関係の命令が来る
までは第４図の装置の動作は従来の装置の動作と
同様である。
れた分岐先アドレス24ビツトがデータ線１７を通
つてIAR３にセツトされ、このアドレスにより、
主メモリ装置から次の命令（分岐先の命令）が
IR４に読出される。次に分岐関係の命令が来る
までは第４図の装置の動作は従来の装置の動作と
同様である。
第３図ｂに示すreturn命令がIR４にセツトされ
ると、DEC９によりreturn命令であることが認
められ、COMP１１の出力が調べられる。COMP
１１の両入力はIR４の〜すなわち定数フイ
ールド（IDフイールド）とTSR８の〜すな
わち第１の部分であるが、両者が等しいことはこ
のreturn命令がさきのperform命令に対応するも
のであることを意味する。両者が等しくなかつた
時には、信号線１４からの信号でINC１０を制御
してIAR３の内容を所定の値だけインクレメント
し、次の命令をIR４に取出して実行する。
ると、DEC９によりreturn命令であることが認
められ、COMP１１の出力が調べられる。COMP
１１の両入力はIR４の〜すなわち定数フイ
ールド（IDフイールド）とTSR８の〜すな
わち第１の部分であるが、両者が等しいことはこ
のreturn命令がさきのperform命令に対応するも
のであることを意味する。両者が等しくなかつた
時には、信号線１４からの信号でINC１０を制御
してIAR３の内容を所定の値だけインクレメント
し、次の命令をIR４に取出して実行する。
両者が等しかつた場合には信号線１８からの信
号でTSR８の〜の24ビツトをIAR３にセツト
する。このセツトされたアドレスにより主メモリ
装置１から次の命令すなわち復帰先の命令がIR
４に読出される。又DECからはpull制御信号が信
号線１３を介してスタツク制御回路６に送られ先
に説明したスタツクのpull操作が行われる。
号でTSR８の〜の24ビツトをIAR３にセツト
する。このセツトされたアドレスにより主メモリ
装置１から次の命令すなわち復帰先の命令がIR
４に読出される。又DECからはpull制御信号が信
号線１３を介してスタツク制御回路６に送られ先
に説明したスタツクのpull操作が行われる。
この発明のデータ処理装置では機械命令の
perform命令とreturn命令とが上述のようにして
実行されるが、このperform命令、return命令を
使うとCOBOL言語のPERFORM文に対応するオ
ブジエクトプログラムは極めて簡単になる。
COBOLコンパイラは最初にオールゼロデータ
（all zero deta）をスタツクにpushする機械命令
を作成しておく。その後は各PERFORM文に対
しperform命令及びreturn命令の２つの機械語を
作成すればよい。但し複数のPERFORM文によ
つて同一の復帰点が指定される時は、その復帰点
では共通に１つのreturn命令でよい。
perform命令とreturn命令とが上述のようにして
実行されるが、このperform命令、return命令を
使うとCOBOL言語のPERFORM文に対応するオ
ブジエクトプログラムは極めて簡単になる。
COBOLコンパイラは最初にオールゼロデータ
（all zero deta）をスタツクにpushする機械命令
を作成しておく。その後は各PERFORM文に対
しperform命令及びreturn命令の２つの機械語を
作成すればよい。但し複数のPERFORM文によ
つて同一の復帰点が指定される時は、その復帰点
では共通に１つのreturn命令でよい。
第５図はこの発明のデータ処理装置におけるソ
ースプログラムとオブジエクトプログラムとの対
応の一例を示すプログラム図である。COBOLコ
ンパイラはCOBOLプログラムの各復帰点に対し
て個有なIDフイールドのビツトパターンを割付
ける。ここで復帰点とはPERFORM ａ THRU
ｂにおいて手続きｂの最後のこと又は
PERFORM ａにおいて手続きａの最後のことを
いう。第５図の手続きｂの終りにはID1というプ
ログラム内での各復帰点を個別に認別するための
IDのピツトパターンが割付けられている。
ースプログラムとオブジエクトプログラムとの対
応の一例を示すプログラム図である。COBOLコ
ンパイラはCOBOLプログラムの各復帰点に対し
て個有なIDフイールドのビツトパターンを割付
ける。ここで復帰点とはPERFORM ａ THRU
ｂにおいて手続きｂの最後のこと又は
PERFORM ａにおいて手続きａの最後のことを
いう。第５図の手続きｂの終りにはID1というプ
ログラム内での各復帰点を個別に認別するための
IDのピツトパターンが割付けられている。
第５図のオブジエクトプログラムでperform命
令によりID1とこの命令の次の機械命令のアドレ
スがスタツクにpushされＥのアドレスに分岐す
る。returm命令に到達すると、このretum命令で
指定されるID1とスタツクの先頭に入つているID1
が等しい為スタツクから復帰先アドレスをpullし
てperform命令の次のアドレスに分岐する。一方
通常のシーケンス、又はPERFORM ｘ THRU
ｙにおいてｙ≠ｂのような別のPERFORM文に
よつて手続きｂを通過する場合はスタツクの先頭
にはそれぞれＯ又はID1と異なるIDが入つている
為分岐は起らない。第５図で手続きａ又は手続き
ｂの中でPERFORM ｃ THRU ｄのような別
のPERFORM文がある場合にはPERFORM ｃ
THRU ｄが行われた時点でスタツクの内容は第
６図に示すようになる。第６図でID2は手続きｄ
の最後に割付けられたIDである。第６図に示さ
れた状態のスタツクはその後手続きｄの最後にお
いてreturn命令によりpullされID2の行がなくな
りID1の行がトツプオブスタツクとなり、次に手
続きｂの最後においてreturn命令によりpullされ
ることによりプログラムは正しく実行されてゆ
く。以上のように、この発明のデータ処理装置で
はCOBOL言語のPERFORM文がわずかの機械命
令で実行できる。なおこの発明はCOBOL言語の
PERFORM文に限らず同様な制御を行う一般の
内部サブルーチン機能に対し効果的な手段を提供
できることは明らかである。
令によりID1とこの命令の次の機械命令のアドレ
スがスタツクにpushされＥのアドレスに分岐す
る。returm命令に到達すると、このretum命令で
指定されるID1とスタツクの先頭に入つているID1
が等しい為スタツクから復帰先アドレスをpullし
てperform命令の次のアドレスに分岐する。一方
通常のシーケンス、又はPERFORM ｘ THRU
ｙにおいてｙ≠ｂのような別のPERFORM文に
よつて手続きｂを通過する場合はスタツクの先頭
にはそれぞれＯ又はID1と異なるIDが入つている
為分岐は起らない。第５図で手続きａ又は手続き
ｂの中でPERFORM ｃ THRU ｄのような別
のPERFORM文がある場合にはPERFORM ｃ
THRU ｄが行われた時点でスタツクの内容は第
６図に示すようになる。第６図でID2は手続きｄ
の最後に割付けられたIDである。第６図に示さ
れた状態のスタツクはその後手続きｄの最後にお
いてreturn命令によりpullされID2の行がなくな
りID1の行がトツプオブスタツクとなり、次に手
続きｂの最後においてreturn命令によりpullされ
ることによりプログラムは正しく実行されてゆ
く。以上のように、この発明のデータ処理装置で
はCOBOL言語のPERFORM文がわずかの機械命
令で実行できる。なおこの発明はCOBOL言語の
PERFORM文に限らず同様な制御を行う一般の
内部サブルーチン機能に対し効果的な手段を提供
できることは明らかである。
以上の説明から明らかなように、この発明によ
れば、データ処理装置に簡単な回路を付加して
perform命令とreturn命令との実行機能を具備さ
せたことにより、たとえばCOBOL言語の
PERFORM文のような内部サブルーチン機能を
極めて小数の機械命令で実行でき、コンパイラの
サイズの減少、コンパイラの実行時間の減少、コ
ンパイラの開発期間と開発に要する人員の減少、
オブジエクトプログラムのサイズの減少、オブジ
エクトプログラムの実行時間の減少等の実用的効
果を得ることができる。
れば、データ処理装置に簡単な回路を付加して
perform命令とreturn命令との実行機能を具備さ
せたことにより、たとえばCOBOL言語の
PERFORM文のような内部サブルーチン機能を
極めて小数の機械命令で実行でき、コンパイラの
サイズの減少、コンパイラの実行時間の減少、コ
ンパイラの開発期間と開発に要する人員の減少、
オブジエクトプログラムのサイズの減少、オブジ
エクトプログラムの実行時間の減少等の実用的効
果を得ることができる。
第１図はCOBOL言語によるプログラムの一例
を示すプログラム図、第２図は従来のデータ処理
装置におけるソースプログラムとオブジエクトプ
ログラムの対応の一例を示すプログラム図、第３
図はこの発明に用いられる機械命令の一例を示す
フオーマツト図、第４図はこの発明の一実施例を
示すブロツク図、第５図はこの発明のデータ処理
装置におけるソースプログラムとオブジエクトプ
ログラムの対応の一例を示すプログラム図、第６
図はスタツク内容の一例を示すフオーマツト図で
ある。 図において、１は主メモリ装置、２は主メモリ
制御回路、３は命令アドレスレジスタ（IAR）、
４は命令レジスタ（IR）、５はアドレスアダ
（ADDER）、６はスタツク制御回路、７はトツプ
オブスタツクポインタ（STP）、８はトツプオブ
スタツクレジスタ（TSR）、９はデコーダ及びシ
ーケンサ（DEC）、１０はアドレスインクレメン
タ（INC）、１１は比較回路（COMP）である。
を示すプログラム図、第２図は従来のデータ処理
装置におけるソースプログラムとオブジエクトプ
ログラムの対応の一例を示すプログラム図、第３
図はこの発明に用いられる機械命令の一例を示す
フオーマツト図、第４図はこの発明の一実施例を
示すブロツク図、第５図はこの発明のデータ処理
装置におけるソースプログラムとオブジエクトプ
ログラムの対応の一例を示すプログラム図、第６
図はスタツク内容の一例を示すフオーマツト図で
ある。 図において、１は主メモリ装置、２は主メモリ
制御回路、３は命令アドレスレジスタ（IAR）、
４は命令レジスタ（IR）、５はアドレスアダ
（ADDER）、６はスタツク制御回路、７はトツプ
オブスタツクポインタ（STP）、８はトツプオブ
スタツクレジスタ（TSR）、９はデコーダ及びシ
ーケンサ（DEC）、１０はアドレスインクレメン
タ（INC）、１１は比較回路（COMP）である。
Claims (1)
- １ 主メモリ装置と、この主メモリ装置から命令
語を読出すためのアドレスをセツトする命令アド
レスレジスタと、この命令アドレスレジスタから
のアドレスで読出された命令語をセツトする命令
レジスタと、この命令レジスタの出力を解読して
当該命令語によつて定められた処理を行いかつ上
記命令アドレスレジスタの内容の変更を制御する
デコーダ及びシーケンサと、スタツクの先頭アド
レスがセツトされるトツプオブスタツクポインタ
と、このトツプオブスタツクポインタが示すアド
レスのスタツクの内容の写しがセツトされるトツ
プオブスタツクレジスタと、このトツプオブスタ
ツクレジスタの第１の部分の内容と上記命令レジ
スタの定数フイールドの内容とを入力してこの両
入力を比較する比較回路と、上記命令レジスタの
オペランドの内容に従つて上記命令アドレスレジ
スタの内容を変更するアドレスアダと、上記命令
レジスタにperform命令がセツトされたとき上記
デコーダ及びシーケンサの制御によつて上記命令
レジスタの上記定数フイールドの内容を上記トツ
プオブスタツクレジスタの上記第１の部分に入力
し上記アドレスアダによつて変更された上記命令
アドレスレジスタの内容を上記トツプオブスタツ
クレジスタの第２の部分に入力し上記トツプオブ
スタツクポインタをインクレメントし上記トツプ
オブスタツクレジスタの内容を先頭アドレスのス
タツクに入力する手段と、上記命令レジスタに
returm命令が読出されたとき上記比較回路の出
力がその両入力の一致を示す場合は上記デコーダ
及びシーケンサの制御によつて上記トツプオブス
タツクレジスタの上記第２の部分の内容を上記命
令アドレスレジスタにセツトする手段とを備えた
ことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5652280A JPS56153450A (en) | 1980-04-28 | 1980-04-28 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5652280A JPS56153450A (en) | 1980-04-28 | 1980-04-28 | Data processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56153450A JPS56153450A (en) | 1981-11-27 |
| JPS629932B2 true JPS629932B2 (ja) | 1987-03-03 |
Family
ID=13029438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5652280A Granted JPS56153450A (en) | 1980-04-28 | 1980-04-28 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56153450A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222347A (ja) * | 1982-06-18 | 1983-12-24 | Toshiba Corp | スタツク操作監視方法 |
-
1980
- 1980-04-28 JP JP5652280A patent/JPS56153450A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56153450A (en) | 1981-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879646A (en) | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging | |
| US4954943A (en) | Data processing system | |
| JP3130446B2 (ja) | プログラム変換装置及びプロセッサ | |
| US6243786B1 (en) | Apparatus and method for generating an interrupt prohibited zone in pipelined data processors | |
| EP0140299A2 (en) | Vector mask control system | |
| JPH0523447B2 (ja) | ||
| JPH1031595A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS629932B2 (ja) | ||
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| US5819081A (en) | Method of executing a branch instruction of jumping to a subroutine in a pipeline control system | |
| JPS5896345A (ja) | 階層型演算方式 | |
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPS58200349A (ja) | マイクロプログラム制御装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| KR950014162B1 (ko) | 파이프라인(Pipeline)이 구비된 프로세서에서 간단한 반복명령어의 구현방법 | |
| JPS63163543A (ja) | 情報処理装置 | |
| JPH0512009A (ja) | デイジタル信号処理装置 | |
| JPH04248624A (ja) | プログラム変換処理装置 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPS60220468A (ja) | ベクトル演算制御方式 | |
| JPS6143347A (ja) | ベクトル命令シミユレ−シヨン方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS61161509A (ja) | 高速シ−ケンス演算方式及びその装置 | |
| JPS6232540A (ja) | 情報処理装置 |