JPS5896345A - 階層型演算方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１階層型演算方式に関し、特にパイプライン方
式のコンピュータにおいて、条件分岐命令の高速化を酎
ることかできる階層型演算方式に関するものである。

パイプライン方式の演算では、演算過程をいくつかの段
階に垂直に分割゛して、その間に多数組のデータを同時
に流し、通常は１つの命令の実行に多数サイクルの時間
がかかるところを１命令／ｌサイクルの速度で命令の流
れを処理できるようにしている。

このようなパイプライン方式のコンピュータにおいては
、ある命令の処理に必要なデータが、先行する命令の演
算結果に依存する場合には、その演算結果が確定するま
でパイプライン処理を中断しなければならないため、性
能低下が生ずる。例えば、条件分岐命令の分岐判定等に
必要となる条件コードの内容が、近接する先行命令によ
って変更される場合（以下条件コード・コンフリクトと
呼ぶ）、がこれに該当する。この条件コード・コンフリ
クトが発生した場合、従来においては、条件コードの書
き換えを行う命令（以下、変更命令と呼ぶ）のうち、比
較的簡単な演算を行う命令については、その命令の演算
開始時に、結果の条件コードを専用の回路（これを先行
演算器と呼ぶ）により早期に求め、この結果の条件コー
ドを必巖とする後続命令（これを要求命令と呼ぶ）の処
理に用いることによって、性能の低下を最小１１ＧＫ止
メチいる（日立、汎用コンピュータＭ−２００Ｈ参照）
。

しかし、従来の方式では、命令の演算結果の条件コード
を結果フィールド（条件コードを格納するレジスタ）に
書き込む際Ｋ、結果の条件コードとして先行演算器によ
り求めたものを用いることなく、演算ユニットで同一の
演算を再度行って求めたものを書き込んでいる。それに
もかかわらず、先行演算器への入力データのセット・ア
ップと演算ユニットへの入力データのセット・アップを
、同一のパスを用いて行っている。したがって、もし先
行演算器への入力データのセット・アップと演算ユニッ
トへの入力データのセット・アップを同一時刻に行わな
いと仮定すれば、ある命令の先行演算器への入力データ
のセット・アップと別の命令の演算ユニットへの入力デ
ータのセット・アップとが、セット・アップ・バスにお
いて競合する可能性がある。そこで、この競合を避ける
ために、１つの命令については、先行演算器への入力デ
ータのセット・アップと演算ユニットへの入力データの
セット・アップとを同一時刻に行うことにしている。し
かし、演算ユニットが同時に１命令しか処理不可能であ
るとすれば、直前の命令の終了後でないと入力データの
セット・アップは行えない。したがって、先行演算も直
前の命令の終了後でなければ行龜えないことになる。

このように、従来の方式においては、パイプライン制御
の複雑化を避けるため、およびハードウェア規模の増大
を避けるため、先行演算器へのデータ・パスと演算ユニ
ットへのデータ・バスを共用することにより、先行演算
を直前の命令の演算実行終了後でなければ行わないよう
に制御している。

一方、先行演算に必要なオペランド・データ自体は、直
前の命令の演算実行に並行して、あるいはそれ以前に行
われる命令の先行制御により、一般にはすでに読み出さ
れている。また、先行演算器自体は、直前の命令の演算
実行中には何の動作も行っていない。したがって、従来
の方式においては、直前の命令の演算実行が何らかの埋
山により長びいている場合、その命令のオペランド・デ
ータがすでに読み出され、かつ先行演算器が空いている
にもかかわらず、直前の命令の演算実行が終了するまで
先行演算が鷺ばされるため、その命令の、先行演算の結
果を必要とする後続命令の処理がさらに延ばされること
になる。

本発明の目的は、このような従来の問題を解決するため
、パイプライン方式のコンピュータにおいて、条件コー
ド・コンフリクトが発生した場合に、より早期に条件コ
ード・コンフリクトを解消し、パイプライン処理の中断
時間を短縮して、処理速度を向上させることができる階
層型演算方式を提供することｋある。

上記目的を達成するため１本発明の階層型演算方式では
、パイプライン方式のコンピュータにおいて、命令語の
解読情報とオペランド・データとを、演算ユニットでの
演算実行開始まで格納する入力データ・バッファ、およ
び上記演算器ニットとは独立に演算結−果を求め、これ
をもとに結果の条件コードを得ることができる先行演算
器を有し。

先行する命令の演算実行のために、上記演算ユニットが
占有されているか否かに関係なく、上記入力データ・バ
ッファに命令語の解読情報とオペランド・データが格納
されると、直ちに該入力データ・バッファからデータを
読み出し、蚊データを上記先行演算器に入力して演算を
行い、その演算結果をもとに結果の条件コードを求め、
上記先行する命令以降の条件分岐命令処理に用いること
を特徴としている。

以下、本発明の実施例を１図面により説明する。

第１図は１本発明の実施例を示す階層型演算処理装置の
ブロック図である。

第１図においては、演算ユニット１４と先行演算器２９
とに並行して演算処理を行わせ、結果の条件コードを早
期に求めるため、命令の解読情報とオペランド・データ
とを独立して読み出すセレクタ１１，１２，２４，２５
、先行条件コードを格納する回路２０１、この先行条件
コードを入力して条件分岐命令の分岐判定を行い、この
分岐判定結果を命令切り出し回路２０８と命令制御装置
６２に送出する分岐判定回路２０３が設けられている。

先ず、メモリ装置１８から絖み出された命令語は命令レ
ジスタ１にセットさゎ、命令解読のために命令デコーダ
３に送られるとともＫ、アドレス・レジスタの読み出し
のために汎用レジスタ鋏置養に信号線２を介して送出さ
れる。同時に、アドレス計算のためにアドレス加算器５
に送出される。

命令デコーダ３においては、その命令の処理に必要な種
々の情報が命令語を解読することにより生成される。こ
の解読情報の中には１条件コードを変更するか否かを示
す情報、先行演算が可能であるか否かを示す情報、先行
演算が可能である場合には演算の種類を示す情報、条件
分岐命令にあってはマスクフィールドの値、オペランド
として読み出す汎用レジスタの番号等が含まれ、これら
の解読情報は信号線６を介して分岐判定回路２０３、先
行条件コード回路２０１および命令待ち行列７にそれぞ
れ格納される。第１図では、命令待ち行列７は３回設け
られ、各面に１命令ごとの解読情報が格納されており、
命令の解読される順にしたがって３面がサイクリックに
使用される。各面に格納さ−れた各命令の解読情報は、
順次信号線８゜９．１ｏを介してセレクタ１１．１２に
送出される。セレクタ１１は、命令待ち行列７に格納さ
れている解読情報のうち、現在演算エニン）１４で演算
が実行されている命令の次に演算実行すべぎ命令より生
成されたものを選択する。この場合、セレクタ１１によ
る命令待ち行列７の選択は、従来と同じよ５に、命令制
御装置５２がら信号１ＩＩ５３を介して送出される命令
待ち行列出カポインタの値によって行われる。この命令
待ち行列出カポインクの値は、演算エニン）１４に命令
待ち行列の内容がセット・アンプされる度ごとＫｌずつ
更新される（ただし、３を法として、１を加算する方法
を用いる）。

セレクタ１１から出力される命令の解読情報は。

この解読情報が命令待ち行列７に存在し、かっメ４９・
オペランド・データがオペランド・バッファ２０に読み
出され、しかも直前の命令の演算ユニット１４における
演算実行が終了した時点（演算ユニット１４から信号線
５９を介して送出されるＥＯＰ償号が“１″となった時
点）に信号線１６を介して汎用レジスタ装置養および演
算ユニット１４に送出される。汎用レジスタ装置４に送
出される解読情報には、オペランドとして読み出すべき
汎用レジスタ番号が含まれており、これで示す番号の汎
用レジスタがオペランドとして読み出され、信号線１６
を介して演算ユニット１４に送出される。

一方、命令レジスタ１から信号線２を介して汎用レジス
タ装置養にアドレス・レジスタ番号が送出されると、そ
のアドレス・レジスタ番号で指定された汎用レジスタの
内容が、汎用レジスタ装置養から信号線１７を介してア
ドレス加算器６に送出される。アドレス計算によって求
められたアドレスによりメモリ装置１８がアクセスされ
ると、メモリ装置１８からメモリ・オペランドが読み出
され、信号線１９を介してオペランド・バッフ７乏０に
格納される。オペランド・バッファ２０は、第１図では
３面設けられており、各面ごとに１命令のオペランドが
格納され、命令の解読される願にしたがって３面がサイ
クリックに使用される。

この場合、オペランド・バッファ２０の各面に格納され
たオペランド・データは、順次信号線２１゜２２．２，
７を介してセレクタ２４．２５に送出される。

セレクタ２４は、オペランド・バッファ２（１格納され
ているオペランド・データのうち、現在演算器ニット１
４で演算が実行されている命令の次に演算実行すべき命
令のものを選択する。第１図においては、オペランド・
バッファ２ｏの各面と命令待ち行列７の各面とは、１対
１に対応してオリ、セレクタ２４によるオペランド・バ
ッファ２０の選択は、セレクタＩＩＫよる命令待ち行列
７の選択と同じように、命令待ち行列出カポインタ５３
で示される値によって行われる。したがって、セレクタ
２４から出力されたオペランド・データは、セレクタ１
１から解読情報が出力される時刻と同期して、信号線２
６を介し演算ユニット１４に送出される。

以上が、演算実行に必要なオペランドを、汎用レジスタ
装置養およびメモリ装置１８から演算エニッ）１４へ送
出する処理の説明であって、これらは従来より行われて
いる動作であるが、以下に本発明により新しく設けられ
た論理回路の動作を説明する。

セレクタ１２は、先行演算を行うべき命令の解読情報を
選択し、信号１１２７を介して汎用レジスタ装置４およ
び先行演算器２９に送出される。

次に先行演算を行うべき命令の解読情報が命令待ち行列
７に存在することを示す信号（後述のＩＲＤＹＥ）が“
１″になり、かつその命令が必要とするオペランド・デ
ータが読み出されたことを示す信号（後述の０ＲＤＹＩ
Ｃ）が“１”になり、しかも先行演算器２９より信号線
６０を介して送出される先行演算終了を示す信号（後述
のＥＯＰＫ）が１’　Ｋなった時点に、信号線２７を介
して汎用レジスタ装置養および先行演算器２９に送出さ
れる。これらの信号ＩＲＤＹＥと０ＲＤＹＩとＫＯＰＥ
とがともに“１″になった時点に、先行演算が開始され
たことを示す信号ＢＯＰＥが“１”となる。汎用レジス
タ装置養に送出される解読情報には、オペランドとして
読み出すべき汎用レジスタ番号が含まれており、これで
示された番号の汎用レジメタの内容が読み出され、信号
線２８を介して先行演算器２９に送出される。セレクタ
１２による命令待ち行列７の選択は、先行演算制御装置
５０より信号線６１を介して送出される先行出力ポイン
タの値によって行われる。この先行出力ポインタの値は
、先行演算器２９に先行演算のための入力データがセッ
ト・アップされると“ｌ”ずつ更新される。すなわち、
上記のＢＯＰＥ信号が“１”Ｋなるととに、３を法とし
て１を加算する方法により更新される。

次に、セレクタ２６は、オペランド・バッファ２（ｌ格
納されているオペ２ンド・データのうち。

先行演算を行うべき命令のものを選択し、信号線３０を
介して先行演算器２９に送出する。セレクタ２６による
オペランド・バラ−７７２０の選択は。

セレクタ１２による命令待ち行列７の選択と同じよ５に
、先行出力ポインタ６１で示される値によって行ねれる
。したがって、セレクタ２５かう出力されたオペランド
・データは、セレクタ１２から解読情報が出力される時
刻と同期して、信号線３０を介して先行演算器２ｇに送
出される。

先行演算器２Ｑは１条件コードを求めるための先行演算
を行う演算器である。先行演算は、先行演算制御装置５
０から信号線５４を介して送出される信号ＢＯＰＩが“
１″となったときに開始される。終了時には、先行演算
器２９から先行演算制御装置５０に信号線６０を介して
送出されるｇ。

ｐｇ倍信号“１″となる。また同じく先行演算の終了時
に１条件コードを変更する命令の場合には、信号線２０
０を介し【先行条件コード回路２０１に送出される結果
の条件コード送出コマンド（ＳＥＴＣＣＥ）が“１″と
なる。これに同期して結果の条件コードが、信号線２１
５を介して先行条件コード回路２０１に送出される。

一般的には、先行演算器２９は、あらゆる命令の条件コ
ードを求めることが可能な演算器であっても差し支えな
いが、演算具ニツ）１４の処理よりも高速に条件コード
を求めることが目的であるため、第１図では比較的単純
な演算によって条件コードを決定できる命令の演算のみ
を高速に実行する。さらに、制御上の簡単化のために、
先行演算器２９での演算は演算開始から必ず一定時間以
内で終了することが望ましい、第１図では、先行演算器
２９におい【演算される命令として、論理演算命令、比
較命令、加減算命令等の条件コードが１１シンサイクル
以内で求められるものとする。

したがって、先行演算は、ＢＯＰＥ信号に同期して開始
され、かつＢＯＰＩ信号に同期して終了する。結局、Ｂ
ＯＰＥ信号は、先行演算の開始および終了の両方を示す
信号である。また、先行演算器２９では、演算の不可能
な命令についても、制御の簡単化のため、ＢＯＰ′Ｅ、
ＥＯＰＥ信号が出力されるものとする。ただし、結果の
条件コード送出コマンド（ＳＩＴＣｅＥ）は出ない。

次Ｋ、条件分岐命令の処理について、説明する。

条件分岐命令（ＢＣ，ＢＣＲ命令）が命令レジスタ１に
格納され、デコードが行われると、アドレス加算器５に
より分岐先命令アドレスが生成され、メモリ装置１８よ
りその分岐先命令を含む命令ストリーム（ターゲット・
ストリームと呼ぶ）データが読み出されて、命令バッフ
ァ２１（ｌ格納される。

一方、命令デコーダ３における解読情報ののうち１条件
分岐命令であることを示す情報、およびマスク・フィー
ルドの値が信号１１６を介して分岐判定回路２０３に送
出される。

分岐判定回路２０３は、先行条件コード回路２０１より
信号１１２０２を介して送出される条件コードおよびそ
の条件コードが有効であることを示す信号（ＣＣＡＣＴ
）２０６をもとにして、これらと分岐命令のマスク・フ
ィールドの値とから、その条件分岐命令の分岐判定を行
い、分岐成立のとき、信号線２０７を介して分岐成功信
号（ＢＣＴＫＮ）を命令切り出し回路２０８に送出する
。

また、分岐判定回路２０３は１分岐判定が行われるまで
、その条件分岐命令に引き続く命令のデコードを抑止す
るための信号（ＣＣＣＯＮＦ）を信号線２１４を介して
命令制御装置５２に送出する。

命令制御装置５２は、デコード抑止信号（ＣＣＣＯＮＦ
）が“１”の間は、命令レジスタＩＫ格納される命令の
デコードが行われないようにする。

分岐判定回路２０３により分岐判定が行われ。

分岐成立の場合には分岐成功信号（ＥｃＴＫＮ）が“１
″となり、不成立の場合には分岐成功信号（ＢＣＴＫＮ
）が“０′″となる。命令切り出し回路２０８は１分岐
成功信号（ＢＣＴＫＮ）が“０”の場合、命令バッフ７
２０９に格納され、かつその条件分岐命令を含む命令ス
トリーム（メイン・ストリームと呼ぶ）から後続の命令
を切り出し、命令レジスタ１に順次格納する。また、分
岐成功信号（ＢＣＴＫＮ）が“１′″の場合、命令バッ
ク７２１０に格納されているターゲット・ストリーム・
データから１分岐先命令を切り出し、命令レジスタＩＫ
格納し、以後命令バッファ２１０をメイン・ストリーム
とみなす。命令バッファ２０９からの命令データは、信
号！２１１を介して、また命令バッファ２１０からの命
令データは信号１１２１２を介して、それぞれ命令切り
出し回路２０８に送出される。また、命令切り出し回路
２０８により切り出された命令は、信号１１２１３を介
して命令レジスタ１に送出される。

次に、分岐判定回路２０３の動作について、説明する。

分岐判定回路２０３は、条件分岐命令がデコードされる
と、信号１１２０６を介して送られてくる条件コード有
効信号（ＣＣＡＣＴ）をチェックする。条件コード有効
信号（ＣＣＡＣＴ）は、先行条件コード回路２０１に記
憶されている条件コードがその条件分岐命令の分岐判定
に使用できることを示す信号である。

条件コード有効信号（ＣＣＡＣＴ）が“０″の場合、こ
れが“１″になるまで分岐判定回路２０３はデコード抑
止信号（ＣＣＣＯＮＦ）を“１″にする。

条件コード有効信号（ＣＣＡＣＴ）が“０“である期′
開中、分岐判定は行われず１分岐成功信号（ＢＣＴＫＮ
）は意味をもたない。また、条件コード有効信号（ＣＣ
ＡＣＴ　）が１″になるまで、分岐判定が未完了である
状態を記憶する。

条件分岐命令がデコードされた時点で、条件コード有効
信号（ＣＣＡＣＴ　）が１″であった場合。

あるいは“０”であったのが“１”Ｋ切り換った場合、
分岐判定回路２０３は信号線２０２を介し【送られてく
る条件コードの値とマスク・フィールドの値とから分岐
判定を行い、その結果を分岐成功信号（ＢＣＴＫＮ）に
反映させる。条件コード有効信号（ＣＣＡＣＴ）が“０
”から“１”に切り換った場合には、デコード抑止信号
（ＣＣＣＯＮＦ）を“Ｏ”にリセットし、後続命令のデ
コード抑止を解除する。

次に、先行条件コード回路２０１の動作を説明する。

先行条件＝−ド回路２０１は１条件分岐命令の直前の命
令が終了した時点での条件コード（先行条件コード）の
値を信号［２０２を介して分岐判定回路２０３に供給す
る。信号線２０２を介して送出される条件コードが正し
い値を示しているとき、信号１１２０６を介して条件コ
ード有効信号（ＣＣＡＣＴ）を分岐判定回路２０３に送
出する。

先行条件コード回路２０１は、信号−〇を介して送られ
てくる命令解読情報から、条件コードな変更する命令が
デコードされたこと、およびその命令が先行演算器２９
により先行演算が可能であるか否かを、それぞれ判別す
る。条件コード変更命令のデコードが伝えられると、先
行条件コード回路２０１はその命令についての結果の条
件フードが求められるまで、条件コード有効信号（ＣＣ
ＡＣＴ）を“０′″のままにしておくように動作する。

条件コード変更命令のうち、先行演算器２９により結果
の条件コードが得られるものは、先行演算が終了すると
、結果の条件コード送出コマンド（８ＥＴＣＣＥ）が信
号線２００を介して、またこれに同期して結果の条件コ
ードが信号線２１５を介して、それぞれ先行演算器２９
から先行条件コード回路２０１に送出される。また、条
件コード変更命令のうち、演算ユニット１４でなければ
結果の条件コードが得られないものは、演算エニッ）１
４での演算がｉ了すると、結果の条件コードおよびその
送出コマンド（ｓｇ’ｒｃｃ）がそれぞれ信号線２０４
．２０５を介して演算ユニット１４から先行条件コード
回路２０１に送出される。

先行条件＝−ド回路２０１においては、条件コード送出
コマンド（８ＥＴＣＣ）あるいは（８ＥＴＣＣｇ）を受
は取ると、これらの信号に対応する命令に引き続く命令
で、すでにデコードが完了している命令のうち、結果の
条件コードが未だ得られてＧない命令（ＳＥＴＣＣもし
くは５ＥＴＣＣＨの発行されていない命令）が存在する
か否かを調べる。存在しない場合には、受は取った条件
コード送出コマンド（ＳＩＴＣＣもしくは８Ｅ’ＴＣＣ
Ｅ）に付随して送られてきた結果の条件コードを記憶し
、信号線２０２を介して出力すると同時に、信号線２０
６０条件コード有効信号（ＣＣＡＣＴ　）を“１”ｋセ
ットする。また、デコードずみの螢続命令中に未だ結果
の条件コードの得られていないものが存在する場合には
、条件ニー下有効信号（ＣＣＡＣＴ）は“０′のままに
保持される。条件コード有効信号（ＣＣＡＣＴ）は、条
件コード変更命令がデコードされると常にリセットされ
る。

第２図、第３図は１本発明の実施例を示す先行演算制御
装置の概略構成図である。

先行演算制御装置５０が作成する信号の５ち。

第２ＩＱは命令待ち行列７のｍｉＫ、先行演算を行うべ
き命令が格納されている状態を示すＩＱｉｌｌｌＹＫ信
号（１＝０〜２）の作成論理であり、第３図は先行演算
の開始と同時に終了を示すＢＯＰｌｅ信号、および先行
出力ポインタＩＱＯＰＥＬＢ（０〜ｌ）の作成論理であ
って、第２図と第３図は信号線１２６〜１２８，５４．
５１が一致するＡ、Ｂ、０点において接続される。

先ず、第２図において、先行待ち行列状態セット回路１
００は、７リツプ・７０ツブ１０１〜１０３（ＩＱｉ　
ＢＳＹＥＤＤ（１＝０〜２））のセットを制御するため
、入力として命令制御装置５２より信号ｌＩｉ！５６を
介して送出される命令のデコード完了信号（Ｄ８Ｑ）、
同じく信号＄１５７を介して送出される命令待ち行列７
０入カポインタ（ＩＱＩＰ（０〜１））を入力し、また
出力としてフリップ・フロップ１０１〜１０３０セツト
信号（ＩＱＩＢ８ＹＥＤＤ８　（ｉ＝Ｏ〜２））を信号
！１０４〜１０６に出力する。デコード完了信号（線５
６）、命令待ち行列の入力ポインタ（［１５７）は、従
来方式と同じように命令制御装置５２で作成される。

先行待ち行列状態セット回路１００の動作は。

第２図に示すよ５に、デコード完了信号（１１５６）フ
ロップ１０１−１０３のいずれかのセット信号−１０４
〜１０６が“１”となる。

セット信号線１０４〜１０６０１つが“１２になると、
フリップ・フロップ１０１〜１０３の対応するＤ（デー
タ）入力が“１′となり、論理和ゲート１０７〜１０９
、その出力信号線１１０〜１１２を介してＣ（クロック
）入力が“ｌ”となって、対応する。７リツプ・フロッ
プが“１”Ｋセットされる。

先行待ち行列状態リセット回路１１３は、フリップ・フ
ロップ１０１〜１０３のリセットを制御するため、先行
演算の開始を示すＢＯＰｇ信号（ＩＩ５４）、先行出力
ポインタ（１１５１）を入力して、フリ゛ツブ・フロッ
プ１０１〜１０３のリセット番号（ＩＱ量ＢＳＹＥＤＤ
Ｒ（１＝ｏ〜、２））を線１１４〜１１６に出力する。

先行待ち行列状態リセット回路１１３の動作は。

第２図に示すように、先行演算開始信号（１１５養）が
“１′″のときＫ、先行出力ポインタ（ＩＱｏｐｇｔｎ
）（線５１）のｉ＝ｏ、１の値の組み合わせによって、
７リツプ・フロップ１０１〜１０３のリセット信号線（
ＩＱｉＢＳＹＩｅＤＤＲ）１１４〜１１６の１つを“１
″にする。リセット信号１１１４〜１１６０１つが“１
″になると、フリップ・フロップ１０１〜１０３の対応
するＤ入力が“０”であれば、論理和ゲート１０７〜１
０９．その出力信号線１１０〜１１２を介してＣ（クロ
ック）入力が“１”となるため。

対応するスリップ・フロップが“０″にリセットされる
。

クリップ・フロップ１０１〜１０３の出力信号は、第２
図に示すように、タイミング調整のために７リツプ・フ
ロップ１１７〜１１９，１２０〜１２２゜１２３〜１２
５により遅延され、先行待ち行列状態の信号！１２６〜
１２８に出力される。

次に、第３図において、先行待ち行列状態信号が信号線
１２６〜１２８を介してセレクタ１２９に入力されると
、セレクタ１２９はこれらの状ｍｓ号纏１２６〜１２８
のうちから先行出力ポインタの示す信号［５１の値を信
号線１３２を介して論理積ゲート１３３に送出する。信
号＠１３２は、次に先行演算を行う命令がデコードを完
了したことを示すもので、ＩＲＤＹＩＩＩ号である。

セレクタ１４１は、命令制御装置５２から送出されるオ
ペランド・バッファ・ウェイト信号線５５（ＯＢＩＦＷ
ムＩＴ：ｌ＝０〜２）のうちから、先行・出力ポインタ
（ＩＱＯＰＥＬＢ（０〜１））が示す信号線５１の値を
バッファ・ウェイト信号（ＦＷＡＩ↑）として信号［１
４５を介し【出力する。

オペ２ンド・バッファ・ウェイト信号（ＯＢｉＦＷＡＩ
テ（ｌ＝０〜２））の意味は、面番号１のオペランド・
バッフ７に未だオペランド・データが格納されていない
状態であることを示す。

また、信号線１４５のバッファ・ウェイト信号（ｒｗＡ
Ｉｔｌ）は、否定回路１４６により反転された後、信号
１１１４７を介し、０ＲＤＹＩＣ信号として論理積ゲー
ト１３３に入力され、先行演算開始信号（ＢＯＰＥ）の
抑止の有無を制御する。論理積ゲート１３３の出力は、
先行演算開始信号（ＢＯＰＥ）として信号１１５４を介
し先行出力ポインタ制御回路１４βに送出される。

先行出力ポインタ制御回路１４８は、先行演算開始信号
（ＢＯＰＥ）（線５４）、先行出力ポインタの信号（Ｉ
ＱＯＰＥＬＢ（０〜１））（線５１）を入力とし、フリ
ップ・フロップ１４９，１５０の入力信号（ＩＱＯＰＥ
ＡＤＩＮ（０〜１））を信号線１５１．１５２に出力す
る。先行出力ポインタ制御回路１４８の動作は、先行演
算開始信号（ＢＯＰＩ）（線５４）が“１″となったと
きＫ、先行出力ポインタの信号（ｘＱｏｐｚＬｎ（ｏ〜
１））の値に５を法とじ−て１インクリメントした値を
信号（ＩＱＯＰＥＡＤＩＮ（Ｑ〜１））として出力する
。クリップ・フロップ１４９，１５０の値は、信号線１
５１，１５２を介してスリップ・フロップ１５３，１５
４に送出される１、フリップ・フロップ１５３，１５４
は、先行出力ポインタノ信号（ＩＱＯＰＥＬＢ（ｏ〜ｌ
））を信号線５１に出力する。

第４図は１本発明の実施例を示す動作タイム・チャート
である。

第４図においては１乗算命令Ｍが演算ユニット１養で演
算されている間に、後続の加算命令Ａの先行演算が行わ
れ、その結果の条件コードを用いる条件分岐命令ＢＣの
処理が始まり、この条件分岐命令Ｂｅが分岐成功となり
、分岐先命令としてロード命令しの処理が始まる場合を
示している。

１つの命令の処理は、メモリ装置からの命令語の読み出
しから始まり、命令語のデコード（解ＷＩ１．）、オペ
ランドの読み出し、演算、演算結果の書き込み、という
段階に分けることができる。

第４図においては、各々の命令Ｍ、Ａ、ＢＣ。

Ｌについて、命令語のデコードから演算を行うまでの処
理をり、Ａ、Ｌ、ｇ、ＥＯＰ等で示している。

すなわち、第４図では、命令語のデコードから演算まで
を４つのステージに大きく分けている。

第１のステージは、命令のデコード・アドレス計算を行
うステージであり、これをＤステージと呼ぶ。第２のス
テージは、アドレス計算結果で示されるメモリの内容を
オペランドとして読み出すステージであり、これをムス
テージと呼ぶ。第３のステージは、演算ユニット１４へ
オペランド・データ等をセット・アップするステージで
あり、これをＬステージと呼ぶ。第４のステージは、演
算ユニット１４により演算を行うステージであり、Ｅス
テージと呼ぶ。なお、（６）のように括弧が付加されて
いるステージは、演算ユニット１４にセット・アップし
たいが前の命令で占有されているため、待機している状
態を示し、またＥＯＰはＥｎｄｏｆ　０ｐｅｒａｔｉｏ
４の略で、演算が終了し、次の命令のために空きとなる
ステージである。

これらのステージは、いずれも各命令ごとに１ないし数
マシン・サイクルを要する。第４図において、１マシン
・サイクルは時間軸上の目盛ＴＯからＴＯまでの間であ
り、各マシン・サイクルに対して便宜上１から１０まで
の番号を付記しである。

いま１乗算命令ＭのＥステージがマシン・サイクル１か
ら６までを要しているとする。また、加算命令人のＤス
テージが、マシン・サイクル１から開始されるものとす
る。このとき、マシン・サイクルＩにおいて、加算命令
ＡのＤステージの完了を示す信号ＤＳＱ　（命令制御装
置５２から信号線５６を介して出力される）が“１″と
なる。

先行条件コード回路２０１は、信号線６を介して送出さ
れてくる加算命令人の解読情報から、条件コードの変更
される可能性のあることがわかるので、記憶している条
件コードがもはや後続の条件分岐命令の分岐判定に使え
ないと判断し、マシン・サイクルの最初で信号１１２０
６を介して送出される条件コード有効信号（ＣＣＡＣＴ
）を“０”にリセットする。Ｄ８Ｑ信号が“１”になる
と、これより２サイクル後Ｋ、命令待ち行列７０面１に
有効な解読情報が入力したことを示す状態信号（ＩＱＩ
Ｂ８ＹＥ）が“１″となる（仮に、加算命令の解読情報
がｍｌに格納されるものとする）。信号（ＩＱｉＢｓｙ
ｇ（ｔ＝ｏ〜２））は、命令待ち行列７の各面に対応し
、信号（０８Ｑ）Ｋ同期してセットされ、かつ先行演算
の開始を示す信号（ｉｏｐｍ）Ｋ同期してリセットされ
る状態信号であり、対応する命令がデコードされたもの
の先行演算は行われていないことを示している。先行出
力ポインタが命令待ち行列７０面ｌを指しているとする
と、命令解読ずみを示す信号（ＩＲＤＹＥ）が“１″と
なる。

このとき、メモリ・オペランドの読み出しが完了してい
れば、信号（ＯＲＤＹＥ）が“１”となる。

ここで１乗算命令ｙに対しては、先行演算器２９はＥＯ
ＰＥ信号をすでに送出しており、したがって次の条件が
成立する。

（ＩＲＤＹＥ）△（ＯＲＤＹＩ）△（ｉｏｐｘ）・・・
・・・・・・α） （△は論理積な示す） 条件（１）が成立すると、先行演算開始信号（Ｂ　ＯＰ
　Ｅ）が“１′となり、マシン・サイクル３で先行演算
が行われる。

このとき、先行出力ポインタ（ＩＱＯＰＥＬＢ（０〜１
））は加算命令Ａの格納されている面１を示しているの
で、これにしたがって命令待ち行列７に格納されている
加算命令ムの解読情報とオペランド・バッフ７２０に格
納されているオペランド・データおよび汎用レジスタが
読み出され、これらにしたがって先行演算器２９により
演算が行われ。

加算命令ムの結果の条件コードが求められる。このとき
、信号８２１５を介して結果の条件コードが先行条件コ
ード回路２０１に送出される。先行条件コード回路２０
１は、送出された条件コードを記憶し、これを信号線２
０２を介してマシン・サイクル３で分岐判定回路２０３
に送出する（先行条件コード）。また、このとき、条件
コード有効信号（ＣＣＡＣＴ）１”にして、分岐判定回
路２０３に送出した条件コード（先行条件コード）が有
効であり。

分岐判定に使用可能である゛ことを示す。

一方、加算命令ムの次の条件分岐命令ＢＣは。

マシン・サイクル２でデコードされ、分岐先命令を含む
ターゲゝット・ストリーム上の命令データの読み出しを
メモリ装置１８に要求する。本実施例においては、命令
データは、読み出し要求発行時（Ｄ８Ｑの出力されたサ
イクル）から２サイクル後に命令バッファに格納される
ものとする。この例では、命令バッファ２１０が空いて
いるため、ターゲット・ストリーム上の命令データは、
この命令バッファ２１０にマシン・サイクル番で格納さ
れる。

条件分岐命令ＢＣがデコードされると、その解読情報が
信号線６を介して分岐判定回路２０３に送出される。分
岐判定回路２０３は、送出された解読情報のうちのマス
ク・フィールドの値にもとづき、先行条件コード回路２
０１かも信号線２０２を介し【送出される先行条件コー
ドにより、分岐成功、不成効の判定を行う。また、ＢＣ
命令がデコードされた時点で条件コード有効信号（ＣＣ
ＡＣＴ）が′０″となっているため、デコード抑止信号
（ＣＣＣＯＮＦ）が“１″となり、後続命令のデコード
を抑止する。

前述のように、信号線２０６０条件コード有効信号（Ｃ
ＣＡＣＴ）はマシン・サイクル２，３では“０”である
ため、この期間は分岐判定が行われず、マシン・サイク
ル養でこの信号（ＣＣＡＣＴ）が′１”となった時点で
分岐判定が行われる。第４図の例では１分岐成功と判定
されたため、信号線２０７の分岐成功信号（ＢＣＴＫＮ
）が１１′″となる。この信号（ＢＣＴＫＮ）が“１”
になると、命令切り出し■路２０８は、命令バッファ２
１０に格納されているターゲット・ストリーム上の命令
データから分岐先命令であるロード命令りを切り出し、
信号１ｉ１２１３を介して命令レジスタ１にセットする
（マシン・サイクル養の後半）。この時点で、条件コー
ド有効信号（ＣＣＡＣＴ）が“１″となっているので、
デコード抑止信号（ＣＣＣＯＮＦ）は“Ｏ″にリセット
され、以後は命令のデコードが可能となる。

以稜、ロード命令りの処理が進められ、演算ユニット１
４において、マシン・サイクル８で演算実行が終了子る
ことになる。

これに対して、従来の方式によれば、加算命令ムの先行
演算は、直前の乗算命令Ｍの演算実行がマシン・サイク
ル６で終了してからでなければ行うことができない。し
たがって、従来方式の先行演算によれば、加算命令ムの
条件コードはマシン・サイクル６でないと求められない
ことＫなり、これを用いて分岐判定が行われたとしても
１分岐先のｐ−ド命令りのデコードは早くてマシン・サ
イクル７からとなる。本発明においては、−マシン・サ
イクル６からロード命令りのデコードを開始することが
できるため、２サイクルだけ性能が向上されたことにな
る。

なお、条件コード・コンフリクトは、システム制御プロ
グラムについて評価した例から、約２０％の確率で発生
する。本発明は１個々の条件コード・コンフリクトの発
生に対して、必ず効果があるわけではないが、第４図の
例で示すように１乗算命令Ｍのような演算器を長く占有
する命令の次に加算命令Ａのような簡単な演算（１サイ
クル程度で完了する演算）があり、その次に条件分岐命
令ＢＣがある場合に、４！に効果が期待できる。

以上説明したように、本発明によれば、パイプライン方
式を用いるコンピュータにおいて１条件コード・コンフ
リクトが発生した場合に、より早期に条件コード・コン
フリクトを解消するので、コンピュータの処理速度を向
上させることができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す階層型演算処理装置のブ
ロック図、第２図および第３図は第１図における先行演
算制御装置の概略構成図、第４図は本発明の実施例を示
す命令処理のタイムチャートである。 １２：先行演算に必要な命令解読情報を命令待ち行列７
から選択するセレクタ、２５：先行演算に必要なオペラ
ンド・データをオペランド・バッファ２０から選択する
セレクタ、２９：先行演算器、６０：先行演算制御装置
、２０１：先行条件コード回路、２０３：分岐判定回路
。 第１図 第２図 　５１

Claims (1)

1. 【特許請求の範囲】 （１）命令飴の解読情報とオペランド・データとを演算
   ユニットでの演算実行開始まで格納する入力データ・バ
   ッファを備えたパイプライン方式のコンピュータにおい
   て、上記演算ユニットとは独立に演算を行い、演算結果
   をもとに結果の条件コードを得る先行演算器を有し、上
   記演算ユニットが占有されているか否かに関係なく、演
   算を実行すべき命令の解読情報とオペランド・データと
   が上記入力データ・バッファに格納されると、直ちに該
   入力データ・バッファからデータを読み出し、該データ
   を上記先行演算器に入力して演算を行い、演算結果をも
   とに結果の条件コードを求め、該結果の条件コードを上
   記命令以降の条件分岐命令の処理に用いることを特徴と
   する階層型演算方式。 （２）前記入力データ・バッファからデータを読み出す
   場合、前記演算ユニットへのデータ送出のための読み出
   し回路とは別個に、前記先行演算器へのデータ送出のた
   めの読み出し回路を設けて、前記演算ユニットへのデー
   タ送出と前記先行演算器へのデータ送出とを、相互干渉
   することなく行うことを特徴とする特許請求の範囲第１
   項記載の階層型演算方式。 β）前記先行演算器で演算を行う場合、該先行演算器に
   よって得られた演算結果の条件コードを先行条件コード
   回路に記憶しておき、該先行条件コード回路から記憶し
   ている条件コードを分岐判定回路に送出し、該条件コー
   ドを後続の条件分岐命令の処理に用いることを特徴とす
   る特許請求の範囲第１項記載の階層型演算方式。 （４）前記先行演算器の演算は、あらかじめ定めた時間
   以内に条件コードが求められる命令のみＫＩＳｌｔ定さ
   れ、該命令によって条件コードを求める演算を開始した
   ならば、該先行演算器の演算終了判定な見ずに、上記あ
   らかじめ定めた時１′Ｅ８１　佼、引き続き次の命令を
   咳先行演算器で演算するように制御することを特徴とす
   る請求 ２項あるいは第３項記載の階層型演算方式。 （５）前記先行演算器は、先行条件コードを求めるため
   に用いられるとともに、アドレス・コンフリクトおよび
   オペランド・コンフリクトの早期画情のための先行演算
   にも兼用されることを特徴とする特肝請求の範囲第１ｍ
   、第２項、第３項、もしくは第４項記載の階層型演算方
   式。