JPH04195429A - 先行制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、先行制御方式に関し、特に、パイプライン制
御方式の情報処理装置において１条件材分岐命令がパイ
プラインに投入された場合にも、先行制御で効率よく命
令の処理を続行させる先行制御方式に関するものである
。

〔従来の技術〕

従来、命令の処理を高速に行うため、情報処理装置にお
いては、パイプライン制御方式による先行制御で命令処
理が行なわれる。この場合、分岐命令の処理では、先行
制御の流れが乱れて処理性能が低下する。

第３図は、パイプライン制御方式の情報処理装置の要部
の構成を示すブロック図である。第３図において、３１
は命令レジスタ、３２はアドレス計算回路、３３はメモ
リ、３４は演算ユニット、３５は演算結果コンディショ
ンコード格納レジスタ（ＧＣＣ）、３６は先行制御コン
ディションコード生成回路、３７はセレクタ、３８はコ
ンディションコード格納レジスタ（ＩＣＣ）、３９１±
条件比較回路、４０は命令デコーダ、４１は命令制御回
路である。

命令レジスタ３１から供給される命令によって。

アドレス計算回路３２は、アドレス計算が必要な命令で
はアドレス計算を行ない、アドレス計算が不要なレジス
タ間演算命令ではレジスタ間の演算を行う。命令により
メモリ３から読み出さた演算データが演算ユニット３４
に供給され、演算ユニット３４により演算が行なわれる
。演算ユニット３４により求められた演算結果からのコ
ンデイションコートは、演算結果コンディションコード
格納レジスタ（ＧＣＣ）３５に格納される。また、コン
ディションコード生成回路（ＣＣ生成回路）３６は、ア
ドレス計算回路３２で求められた計算結果およびメモリ
３３からの読み出しデータより先行制御のコンディショ
ンコードを求める。求められた先行制御コンディション
コードは、ＧＣＣ３５に格納されたコンディションコー
ドと共にセレクタ３７に供給され、セレクタ３７によっ
て。

いづれかのコンディションコードが選択される。

セレクタ３７により選択されたコンデイションコートは
、コンディションコード格納レジスタ（ＩＣＣ）３８に
格納される。

一方、命令レジスタ３１からの命令は、命令デコータ４
０に供給されており、命令デコーダ４０は、命令レジス
タ３１の命令内容を解読する。命令デコーダ４０で解読
された命令の条件判定の制御情報は条件比較回路３９に
供給され、条件比較回路３９は、ＩＣＣ３８に格納され
たコンデジョンコードを制御情報により判定し、条件付
分岐命令の分岐成功／分岐不成功を判断する。条件比較
回路３９で求められた分岐成功／分岐不成功の判定信号
は、命令制御回路４１に送出され、命令制御回路４１は
判定信号により、命令レジスタ３１に格納する次の命令
を決定する。

第４図は、情報処理装置の動作を説明するパイプライン
制御フローのタイムチャートである。

第４図を参照して、パイプライン制御フローを説明する
６図において、上部の横軸はパイプラインの実行サイク
ルを示しており、１〜１４までの順次のサイクルを参照
可能にするため便宜上番号付けしたサイクル番号である
。パイプライン制御による命令列の先行制御処理は、命
令１９分岐命令２．命令３９分岐命令４．命令５．命令
６．命令７．命令８．命令９．および命令１０と続く命
令列を処理するものとする。

図示の例は先行制御によりコンディションコードを求め
ることのできない命令１に続いて１条件材分岐命令２が
実行され、更に先行制御によりコンディションコードを
求めることのできる命令３に続いて、条件付分岐命令４
が実行され、更に後続命令となっている命令５．命令６
．命令７．命令８．および命令９の命令列、あるいは分
岐先命令となっている命令１０が実行される場合のもの
である。命令１０は先取り命令となって処理される。　
命令１がサイクル１でパイプラインステージに投入され
、サイクル５で演算を実行し、その結果によりサイクル
６で、ＧＣＣに命令ｌの演算結果のコンディションコー
ドが設定され、更に次のサイクル７において、ＧＣＣか
らｐｃｃにコンディションコードが設定される。

分岐命令２は命令１よりもｌサイクル後のサイクル２に
おいて、パイプラインステージに投入さされる。分岐命
令２はサイクル２で分岐命令のアドレス計算を行い、サ
イクル６でメモリから分岐命令光命令を読み出す。続い
て、サイクル７で命令１の演算で設定されたコンデイシ
ョンコートの値を参照し、条件比較回路により条件判定
を行って、次に実行する命令が分岐命令２の後続命令で
良いのか、あるいは分岐先命令の先取り命令（命令１０
）に変更するか否かを命令制御回路で決定する。

命令３は分岐命令２が分岐不成功の場合を考えて、順次
パイプラインステージに投入する方法がとられているた
め、サイクル３においてパイプラインステージに投入さ
れる。命令３はサイクル６で先行制御により先行制御コ
ンデイションコートが求まるが、サイクル６においては
、ＧＣＣの命令１の演算結果のコンディションコードと
競合するためＩＯＣに設定することはできない。したが
って、命令３のコンディションコードはサイクル８で演
算結果のコンディションコードとして求められて、ＧＣ
Ｃに設定され、サイクル９でＩＣＣに設定される。

また１分岐命令４はサイクル４にパイプラインステージ
に投入される。分岐命令４はサイクル９で命令３により
設定されたコンディションコードの値を参照し、条件比
較回路により条件判定を行って、次に実行する命令が分
岐命令４の後続命令で良いのか、あるいは分岐先の先取
り命令に変更するのかどうかを命令制御回路で判定する
。

もし、分岐が成功した場合には、先取り命令は分岐命令
４の投入から６サイクル遅れたサイクル１０でパイプラ
インステージに投入される。

他方、分岐が成功しない場合については、予じめ分岐が
成功しない場合を考えて分岐命令４からの後続命令を順
次にパイプラインステージに投入しておく方法がとられ
ているので、特別な遅れは生じない。なお、分岐が成功
した場合、予めパイプラインステージに投入されていた
これらの後続命令は無効化されるので不都合は生じない
。

なお、この種の先行制御方式に関連する公知例としでは
、特開昭６３−２３１６７２号公報が挙げられる。

〔発明が解決しようとする課題〕

ところで、上述の従来の技術のパイプライン制御方式の
情報処理装置においては、先行制御により求められる先
行制御コンディションコードが演算結果のコンディショ
ンコードと競合したときのＩＣＣの制御方法についての
配慮がされておらず。

後続命令のコンディションコードのＩＣＣ確定が遅れる
ことになる。このため、条件付分岐命令の分岐成功／不
成功の判定が遅れ、ひいては分岐先の先取り命令の解読
および実行などが遅れることがあるという問題がある。

本発明は、上記問題点を解決するためになされたもので
ある。

本発明の目的は、パイプライン制御方式の情報処理装置
において、条件付分岐命令がパイプラインに投入された
場合にも、先行制御で効率よく命令の処理を続行させる
先行制御方式を提供することにある。

本発明の他の目的は、先行命令の演算結果により求まる
コンディションコードの後続命令の先行制御により求め
らる先行制御コンディションコードが演算結果のコンデ
イションコートと競合した時の後続命令のコンデイショ
ンコートのＩＣＣ確定を早め１条件付き分岐命令の分岐
成功／不成功の判定を早めることにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の先行制御方式は、先
行演算可能な演算結果を先行して求める先行演算回路と
、命令処理の演算結果を求める演算ユニットと、先行制
御により求めた演算結果および演算ユニットにより求め
た演算結果のいづれかを選択する選択回路と、選択回路
により選択された演算結果を格納する結果記憶回路とを
備え、結果記憶回路に記憶した演算結果を判定して処理
すべき内容を決定するパイプライン制御方式の情報処理
装置において、前記結果記憶回路を複数個設け、複数個
の各々の結果記憶回路に先行制御により演算された演算
結果を順次に格納し、結果記憶回路に記憶した演算結果
を順次に判定して処理すべき内容を決定することを特徴
とする。

〔作用〕

これによれば、先行制御により求めた演算結果および演
算ユニットにより求めた演算結果のいづれかが選択され
て格納される結果記憶回路が、複数個設けられ、複数個
の各々の結果記憶回路に先行制御により演算された演算
結果を順次に格納し、結果記憶回路に記憶した演算結果
を順次に判定して処理すべき内容を決定する。

すなわち、具体的には複数のｌ０Ｃ（結果記憶回路）と
、複数のＩＣＣを選択するＩＣＣ選択回路と、複数のＩ
ＯＣを選択するＩＣＣ制御回路とが設けられ、先行演算
可能な命令、例えば、条件付き分岐命令が解読される毎
に、当該条件付分岐命令に複数のＩＣＣの１つのＩＯＣ
を割り当て、当該条件付分岐命令での先行制御で求めら
れたコンディションコードのＩＣＣの格納を行う。例え
ば、第１の条件付分岐命令が解読されると、その条件付
条件命令の必要とするコンディションコードを格納する
ための第１のＩＣＣを割り当てる。

次に第２の条件付分岐命命が読解されると、同様に第２
のＩＣＣを割り当てる。第１の条件付分岐命令の必要と
するコンディションコードが確定すると、第１のＩＣＣ
に格納し、第２の条件付分岐命令のが確定すると、第２
のＩＣＣに格納する。

また、ＩＣＣ制御回路からの制御情報によりＩＯＣ選択
路で任意のＩＣＣを選択し、その選択されたＩＣＣの値
を参照することにより、条件比較回路で分岐成功／不成
功の判定を行う。分岐成功／不成功の判定が行なわれる
と、その判定により不要となったＩＯＣを解放し、第３
の条件付分岐が解読されたときに割り当てる。

また、１つまたは複数の条件付分岐命令がパイプライン
ステージに投入されていて、先行の条件付分岐命令の分
岐成功判定が行われたとき、後続命令の先行制御により
ＩＯＣがオーバランしていた場合には、先行の条件分岐
命令に割当てられているＩＣＣを回復する。

このように、条件付分岐命令が解読される毎に逐次ＩＣ
Ｃが割り当てられ、当該条件付分岐命令の分岐成功／不
成功判定が行われる毎に当該ＩＣＣは解放される。この
ために特に制御が乱れることなく、誤動作することはな
い。

これにより、先行制御による先行制御コンディションコ
ードのＩＯＣの格納が競合することなく、ＩＣＣへの格
納が早められ、このため、当該条件付命令の分岐成功／
不成功の判定が早められる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかる先行制御方式を一
態様で実施するパイプライン制御方式の情報処理装置の
要部の構成を示すブロック図である。第１図において、
１は命令レジスタ、２はアドレス計算回路、３はメモリ
、４は演算ユニット。

５は演算結果コンディションコード格納レジスタ、６は
コンディションコード生成回路である。７は第１セレク
タ、８は第２セレクタ、９は第にンデイシヨンコード格
納レジスタ、１０は第２コンデイシヨンコード格納レジ
スタ、１１は第３セレクタ、１２はＩＣＣ制御回路、１
６は条件比較回路、１５は命令デコーダ、１７は命令制
御回路である。

命令レジスタ１から供給される命令によって、アドレス
計算回路２は、アドレス計算が必要な命令ではアドレス
計算を行ない、アドレス計算が不要なレジスタ間演算命
令ではレジスタ間の演算を行う。命令によりメモリ３か
ら読み出さた演算データが演算ユニッ１へ４に供給され
、演算ユニット４により演算が行なわれる。演算ユニッ
ト４により求められた演算結果のコンディションコード
は、演算結果コンディションコード格納レジスタ（ＧＣ
Ｃ）５に格納される。また、コンディションコード生成
回路（ＣＣ生成回路）６は、アドレス計算回路２で求め
られた演算結果およびメモリ３からの読み出しデータよ
り先行制御コンディションコードを求める。求められた
先行制御コンディションコードは、ＧＣＣ５に格納され
たコンディションコードと共に第１セレクタ７および第
２セレフタ８に供給される。また、第１セレクタ７およ
び第２セレクタ８には、第３セレクタ１１から出力され
たコンディションコードが供給される。第１セレクタ７
および第２セレクタ８は、供給されたコンディションコ
ードのいずれかをそれぞれ選択する。第１セレクタ７に
より選択されたコンディションコードは、第にンデイシ
ヨンコード格納レジスタ（ＩＣＧＯ）９に格納される。

第２セレクタ８により選択されたコンディションコード
は、第２コンデイシヨンコード格納レジスタ（ＩＣＣＩ
）１０に格納される。第にンデイシヨンコード格納レジ
スタ９に格納されたコンディションコードおよび第２コ
ンデイシヨンコード格納レジスタ１０に格納されたコン
ディションコードは、第３セレクタ１１に供給され、第
３セレクタ１１はいずれかのコンディションコードを選
択して条件比較回路１６に送出する。

一方、命令レジスタ１からの命令は、命令デコータ１５
に供給されており、命令デコーダ１５は、命令レジスタ
１の命令内容を解読する。命令デコーダ１５から解読さ
れた命令の条件判定の制御情報は条件比較回路１６に供
給され、また、第３セレクタ１１に選択を指示するＩＣ
Ｃ制御回路１２に供給される。条件比較回路１６は、第
３セレクタ］１で選択され供給されたコンデジョンコー
ドを制御情報により判定し、条件付分岐命令の分岐成功
／分岐不成功を判断する。条件比較回路１６で求められ
た分岐成功／分岐不成功の判定信号は、ＩＣＣ制御回路
１２および命令制御回路１７に送出される。ＩＣＣ制御
回路１２は判定信号により次のコンデイションコートを
選択する指示を第３セレクタ１１に送出する。また命令
制御回路１７は判定信号により、命令レジスタ１に格納
する次の命令を決定する。

第２図は、本実施例にかかる情報処理装置の動作を説明
するパイプライン制御フローのタイムチャートである。

第２図を′参照して、パイプライン制御フローを説明す
る。第２図において、上部の横軸はパイプラインの実行
サイクルを示しており、１〜１４までの順次のサイクル
を参照可能にするため便宜上番号付けしたサイクル番号
である。パイプライン制御による命令列の先行制御処理
は、命令１９分岐命令２．命令３９分岐命令４．命令５
．命令６゜命令７．命令８．および命令９と続く命令列
を処理するものとする。

図示の例は先行制御によりコンディションコードを求め
ることのできない命令１に続いて、条件付分岐命令２が
実行され、更に先行制御によりコンディションコードを
求めることのできる命令３に続いて５条件材分岐命令４
が実行され、更に後続命令となっている命令５．命令６
．命令７．および命令８の命令列、あるいは分岐先命令
となっている命令９が実行される場合のものである。

命令１がサイクル１でパイプラインステージに投入され
、サイクル５で演算を実行し、その結果によりサイクル
６で、ＧＣＣに命令１のコンディションコードが設定さ
れる。

分岐命令２は命令１よりも１サイクル後のサイクル２に
おいて、パイプラインステージに投入さされる。分岐命
令２が解読されると、当該分岐命令２の分岐成功／不成
功の判定に必要なコンデイションコートを格納するため
、ＩＣＣ０が割り当てられる。ＩＣＣ０には、サイクル
６で設定された命令１のコンディションコードがサイク
ル７で当該ＩＣＣ０に格納される。一方、サイクル７で
ＩＣＧＯにコンディションコードが格納されると、同時
にＩＣＣ制御回路からの制御信号により選択されたＩＣ
Ｃ０のコンデイションコートと分岐命令２の命令解読情
報により条件比較回路がサイクル７で分岐成功／不成功
の判定を行い、この場合には分岐不成功と判定する。

命令３は分岐命令２が分岐不成功の場合を考えて、順次
パイプラインステージに投入する方法がとられているた
め、サイクル３にパイプラインステージに投入される。

命令３はサイクル６で先行制御によりコンデイションコ
ートが求まり、サイクル７で演算を実行し、その結果に
より、サイクル８でＧＣＣにコンディションコードが設
定される。

また、分岐命令４はサイクル４にパイプラインステージ
に投入される０分岐命令４が解読されると、当該分岐命
令の分岐成功／不成功の判定に必要なコンデイションコ
ートを格納するため、ＩＣＣ１が割り当てられる。ＩＣ
Ｃｌには、サイクル６で設定された命令３のコンディシ
ョンコードがサイクル７で当該ＩＣＣｌに格納される。

このとき、命令１のＧＣＣと命令３の先行制御ＣＣ（Ｃ
Ｃ制御回路により先行演算されたコンディションコード
）は競合するが、それぞれ格納先レジスタがＩＣＧＯ，
ＩＣＣｌと異なっているため、問題はない。一方、ＩＣ
Ｃ制御回路からの制御信号により選択されたＩＣＣｌの
コンディションコードと分岐命令４の命令解読情報より
、サイクル８で分岐判定を行う。このとき、分岐命令４
の先取り命令（命令９）は分岐命令４の投入から５サイ
クル遅れたサイクル９にパイプラインステージに投入さ
れる。

以上に説明したように、本実施例によれば、複数のＩＯ
Ｃ（ＩＣＣＯ，ＩＣＣＩ）と、複数の工ＣＣを選択する
ＩＣＣ選択回路と、複数のＩＣＣの選択制御を行う工Ｃ
Ｃ制御回路を備えることにより、条件付き分岐命令が解
読される毎に、当該条件付分岐命令の１つにＩＣＣを割
り当て、当該条件付分岐命令での先行制御で必要とする
コンディションコードのＩＯＣの格納を行う。

これにより、先行制御により求められた先行制御コンデ
ィションコードが競合することなく、ＩＣＣに格納され
、ＩＯＣへの格納が早められる。

このため、結果的に当該条件付命令の分岐成功／不成功
の判定が早められる。

また、この実施例においては、条件比較回路は１つしか
設けていないが、複数のＩＯＣに対応して複数の条件比
較回路を設けることにより、同時に複数の条件付分岐命
令の分岐成功／不成功の判定を行うようにできる。これ
により、例えば、前述の動作例において、分岐命令４の
先取り命令は分岐命令４の投入から４サイクル遅れたサ
イクル８において、パイプラインステージに投入できる
ことになり、更に早められる。

また、サイクル７で分岐命令２の分岐成功判定が行なわ
れた場合は、ＩＣＣｌにＩＣＧＯを回復し、予じめパイ
プラインステージに投入されて４）だ後続命令を無効化
する。

このように１本実施例によれば１条件付き分岐命令の分
岐判定／不成功判定を早めることが可能となり、さらに
分岐先の先取り命令の解読、実行を早めることができる
。このため、ノくイブラインの効率が向上し、情報処理
装置の処理速度が改善される。

以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲におり１で種々変更可能であるこ
とは言うまでもない。

〔発明の効果〕

以上、説明したように１本発明によれば、条件付分岐命
令の分岐成功／不成功判定を早めることができるので１
分岐先の先取り命令の解読、実行を早める効果がある。

また、このため、ノ（イブラインの効率が向上し、情報
処理装置の処理速度力１改善される効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる先行制御方式を一
態様で実施するパイプライン制御方式の情報処理装置の
要部の構成を示すブロック図、第２図は、本実施例にか
かる情報処理装置の動作を説明するパイプライン制御フ
ローのタイムチャート、　第３図は、パイプライン制御
方式の情報処理装置の要部の構成を示すブロック図。 第４図は、情報処理装置の動作を説明するパイプライン
制御フローのタイムチャートである。 図中、１・・命令レジスタ、２・・・アドレス計算回路
、３・・・メモリ、４・・・演算ユニット、５・・・演
算結果コンディションコード格納レジスタ５６・・・コ
ンディションコード生成回路、７・・・第１セレクタ、
８・・・第２セレクタ、９・・・第にンデイシヨンコー
ド格納レジスタ、１０・・・第２コンデイシヨンコード
格納レジスタ、１１・・・第３セレクタ、１２・・・■
ＣＣ制御回路、１６・・・条件比較回路、１５・・・命
令デコーダ、１７・・・命令制御回路、３１・・・命令
レジスタ、３２・・・アドレス計算回路、３３・・・メ
モリ。 ３４・・・演算ユニット、３５・・・演算結果コンディ
ションコード格納レジスタ　（ＧＣＣ）、３６・・・先
行制御コンデイションコート生成回路、３７・・・セレ
クタ、３８・・・コンディションコード格納レジスタ（
ＩＣＣ）、３９・・・条件比較回路、４０・・・命令デ
コーダ、４１・・・命令制御回路。

Claims (1)

1. 【特許請求の範囲】 １、先行演算可能な演算結果を先行して求める先行演算
   回路と、命令処理の演算結果を求める演算ユニットと、
   先行制御により求めた演算結果および演算ユニットによ
   り求めた演算結果のいづれかを選択する選択回路と、選
   択回路により選択された演算結果を格納する結果記憶回
   路とを備え、結果記憶回路に記憶した演算結果を判定し
   て処理すべき内容を決定するパイプライン制御方式の情
   報処理装置において、前記結果記憶回路を複数個設け、
   複数個の各々の結果記憶回路に先行制御により演算され
   た演算結果を順次に格納し、結果記憶回路に記憶した演
   算結果を順次に判定して処理すべき内容を決定すること
   を特徴とする先行制御方式。 ２、更に、複数個の結果記憶回路を選択する選択回路と
   、選択回路を制御する制御回路を設け、選択回路により
   演算結果を格納する結果記憶回路を選択し、制御回路に
   より判定する演算結果が格納された結果記憶回路を選択
   することを特徴とする請求項１に記載の先行制御方式。 ３、先行演算可能な演算結果は、条件付分岐命令の分岐
   判定条件であり、第１の条件付分岐命令の先行制御コン
   ディションコードを第１の結果記憶回路に格納し、第２
   の条件付分岐命令の先行制御コンディションコードを第
   ２の結果記憶回路に格納することを特徴とする請求項１
   に記載の先行制御方式。 ４、更に複数個の結果記憶回路に対応して、複数の結果
   記憶回路に記憶した演算結果を判定する条件比較回路を
   複数個設け、複数の条件比較回路からの判定結果により
   処理すべき内容を決定することを特徴とする請求項１に
   記載の先行制御方式。