JPS60123935A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS60123935A
JPS60123935A JP23145783A JP23145783A JPS60123935A JP S60123935 A JPS60123935 A JP S60123935A JP 23145783 A JP23145783 A JP 23145783A JP 23145783 A JP23145783 A JP 23145783A JP S60123935 A JPS60123935 A JP S60123935A
Authority
JP
Japan
Prior art keywords
instruction
words
buffer
counter
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23145783A
Other languages
English (en)
Inventor
Masahiko Yamamori
山毛利 雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP23145783A priority Critical patent/JPS60123935A/ja
Publication of JPS60123935A publication Critical patent/JPS60123935A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理装置の命令取出し制御に関するもので
ある。
従来技術 従来,高速処理全目的とする情報処理装置においては,
ノクイプライン処理が採用され,複数の命令を同時に処
理するが,それと同時にこれから処理すべき命令語を予
め命令・ぐノファに取シ出しである。しかし条件分岐命
令を処理する場合,分岐するかしないかは条件分岐命令
の実行サイクルでないとわからないので,分岐する側,
分岐しない側のどちらの命令語を先取シしてよいかわか
らない。
したがってよシ高速処理を目的とする場合、複数組の命
令バッファを設け2両方の命令語を先取りしている。即
ち、第1図に示される様に、第1の命令バッファには命
令ストリームA’(i7先取りしていて、第1の条件分
岐を解読すると第2の命令バッファに命令ストリームB
の先取Ck開始し。
さらに第2の条件分岐が解読されると第3の命令バッフ
ァに命令ストl)−ムCの先取りを開始する。
しかし、第1図の例において第1の条件分岐で実際に分
岐した場合、第2の条件分岐により取出された分岐先命
令語は全て不要になってしまう。したがって、従来装置
において条件分岐命令を連続して処理し、かつ最初の条
件分岐命令で分岐するような場合、不要なメモリアクセ
スが発生することによりキャッジ−等において不必要な
処理が発生し、処理速度を低下させるという欠点があっ
た。
発明の目的 本発明の目的は、先行する実行が完了していない榮件分
岐命令数に応答して分岐先命令語の取出し語数を制御し
、不必要なメモリアクセスを減らすことによシ、処理速
度の低下全抑止するようにした情報処理装置を提供する
ことにある。
発明の構成 本発明による情報処理装置は、記憶装置と、複数組の命
令バッファと、−前記複数組の命令バッファの選択され
た1組の出力に接続される命令レジスタと、前記命令レ
ジスタの出力に接続され命令語を解読する解読器と、前
記命令レジスタの命令語が条件分岐命令である場合2選
択されている命令バッファと異なる命令バッファの組に
分岐先命令語群の先行読出しを開始する手段と、前記解
読器の出力を受け、命令解読は完了し、かつ命令実行が
完了していない条件分岐命令数全検出する手段と、前記
検出手段の出力に応答して分岐先命令語群の前記先行読
出しの語数を変化させる命令制御手段とを有している。
この発明の実施例 次に本発明の実施例について図面を参照して詳−細に説
明する。
第2図は本発明の適用される情報処理装置の全体の構成
を示したもので、先行制御ユニット1゜演算処理ユニッ
ト2.記憶制御ユニット3.及び記憶装置4から構成さ
れている。第3図は第2図の本発明に係る先行制御ユニ
ット1の一実施例の構成を更に詳細に示したブロック図
である。以下。
第2図及び第3図全参照して本発明の動作について説明
する。
先ず、先行制御ユニット1に命令処理の起動がかかると
、命令取出し制御部32は、命令カウンタ40を用いて
命令語取出し全開始する。選択器45で命令カウンタ4
0を選択し、線101全通して記憶制御ユニット3へ命
令取出しアドレスを送出する。それと同時に+1加算器
44によシ命令カウンタ40の内容が+1された値が選
択器43で選択され、命令カウンタ40にセットされる
。記憶装置4より記憶制御ユニット3を介して取り出さ
れた命令語は、線301全通して命令バッファ20に書
き込まれる。この動作は、命令バッファ20が満杯にな
るまで続けられ、命令処理が進み命令バッファ20に空
きができると同様にして命令語が補充される。
次に命令バッフ720より選択器23全通して命令語が
命令レジスタ3oに読み出されると命令処理が始まる。
ここで、命令レジスタ3oの出力に接続された命令解読
器33により、命令レジスタ30に読み出された命令語
が条件分岐命令でるることが解読されると、命令解読器
33は、線120全通してその旨を命令取出し制御部3
2および実行待ち条件分岐命令数検出器(以下1条件分
岐カウンタと呼ぶ)31に通知する。また分岐先アドレ
スは、アドレス加算器35で生成され。
線101’に通して記憶制御ユニット3へ送出されると
共に、+1加算器44を通シ命令カウンタ41ヘセット
される。
ここで1条件分岐カウンタ31はカウンタで構成されて
お9.命令解読器33より線120i通して条件分岐通
知を受取ると当該カウンタの内容’t+iし、演算処理
ユニット2よシ条件分岐命令の実行完了と同時に線20
2’!r通して送出されてくる完了信号を受取ると当該
カウンタの内容ヲ−1する。条件分岐カウンタ31の出
力は、線110全通して命令取出し制御部32へと送出
される。
一方、同様に命令解読器33より線120i通して条件
分岐通知を受取った命令取出し制御部32は、第5図に
示される様な、フローに従って分岐先命令ストリームの
命令語取出しを行なう。
即ち、命令バッファ2]が満杯かどうかを調べ。
空きがあれば、命令カウンタ41で示されるアドレスの
命令語を記憶装置4より取シ出すと共に。
命令カウンタ4]を更新する。ここで、命令バッファが
満杯かどうかは、以下の様にして検出される。
第4図は第3図に示した本発明に係る命令取出し制御部
32の一部を構成する上記検出回路の一実施例の詳細を
示した図である。命令取出しのりクエストが送出される
と使用する命令バッファ20〜22に対応するカウンタ
50〜52の1つが+1更新され、命令バッファ20〜
22から命令レソスタ30に命令語が読み出されるとそ
れに対応するカウンタ50〜52は−1される。選択さ
れたカウンタ5,0〜52の1つの出力は比較器57に
より命令バッファ20〜22の容量と比較され、命令バ
ソンア満杯を検出する。通常、命令バッファ20〜22
の容量は、定数発生回路53(8ワード)が選択器56
で選択されているが。
線110全通して送られる条件分岐カウンタ3Jの出力
に応答して2選択器56を切換えて定数発生回路54(
6ワード)、55(4ワード)を選択し、命令バッファ
20〜22の容量を少なく設定することにより、見かけ
上早く命令バッファ20〜22が満杯となるので2分岐
洗命令語の取り出しを少なくすることができる。
発明の効果 以上の説明で明らかな如く2本発明によれば。
実行待ち条件分岐命令数に応答して命令バッファの容量
を制御することにより、命令バッファに読み出される分
岐先命令語の語数を少なりシ、記憶装置から命令バッフ
ァへ無駄な命令語の取出しを抑止し、もって性能低下を
防止できるという効果がある。
【図面の簡単な説明】
第1図は分岐処理の流れを説明する図、第2図は本発明
の適用される情報処理装置のブロック図。 第3図は第2図に示した本発明に係る先行制御ユニフト
1の一実施例の構成を詳細に示したブロック図、第4図
は第3図に示した本発明に係る命令取出し制御部32の
一部を構成する検出回路の一実施例の構成を示したブロ
ック図、第5図は条件分岐先の命令取出し制御を示すフ
ローチャートである。 J・・先行制御ユニット、2・・・演算処理ユニット。 3・・記憶制御ユニット、4・・記憶装置、20〜22
・・・命令バッファ、23・・選択器、30・・命令レ
ノスタ、31・・・実行待ち条件分岐命令数検出器。 32 命令取出し制御部、33・・・命令解読器。 34・・インデノクスレノスタ、35・・・アドレス加
算器、40〜42・命令カウンタ、43・・選択器。 44・・」−1加算器、45・・選択器、50.52カ
ウンタ、53〜55・・・定数発生回路、56・・・選
択器、57・・比較器。 児1図 工 児2図

Claims (1)

    【特許請求の範囲】
  1. 1、記憶装置から読み出された複数の命令語群を各々格
    納する複数組の命令バッファと、前記複数組の命令バッ
    ファのうちの任意の1組を選択する選択器と、該選択器
    の出力に接続される命令レジスタとを備え、前記選択器
    によシ選択された前記命令バッファの1組よシ前記命令
    レジスタへ次次と命令語全欧り出して処理する情報処理
    装置において、前記命令レジスタの出力に接続され命令
    語を解読する解読器と、前記命令レジスタに取シ出され
    た命令語が条件分岐命令である場合、前記選択器により
    現在選択されている命令バッファの組とは異なる命令バ
    ッファの組へと前記記憶装置から分岐先命令語群の先行
    読出しを開始する手段と、前記解読器の出力を受け、命
    令解読は完了していてかつ命令実行が完了してい々い条
    件分岐命令数を検出する手段と、該検出手段の出力に応
    答して分岐先命令語群の前記先行読出しの語数を変化さ
    せる命令制御手段とを有することを特徴とする情報処理
    装置。
JP23145783A 1983-12-09 1983-12-09 情報処理装置 Pending JPS60123935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23145783A JPS60123935A (ja) 1983-12-09 1983-12-09 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23145783A JPS60123935A (ja) 1983-12-09 1983-12-09 情報処理装置

Publications (1)

Publication Number Publication Date
JPS60123935A true JPS60123935A (ja) 1985-07-02

Family

ID=16923811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23145783A Pending JPS60123935A (ja) 1983-12-09 1983-12-09 情報処理装置

Country Status (1)

Country Link
JP (1) JPS60123935A (ja)

Similar Documents

Publication Publication Date Title
US5127091A (en) System for reducing delay in instruction execution by executing branch instructions in separate processor while dispatching subsequent instructions to primary processor
US7047399B2 (en) Computer system and method for fetching, decoding and executing instructions
JPH0527971A (ja) 情報処理装置
JP2723238B2 (ja) 情報処理装置
JPS60123935A (ja) 情報処理装置
JPH11345121A (ja) プログラム制御ユニット用の命令取り出し装置および方法
JP2944563B2 (ja) パイプライン型情報処理装置
JPH05298097A (ja) 情報処理装置
JPH04205448A (ja) 情報処理装置
JPS6043752A (ja) 情報処理装置
JP2001154845A (ja) キャッシュミスした後のメモリバスアクセス制御方式
JPS6047618B2 (ja) 情報処理装置
JP2545594B2 (ja) オペランドデータ先取り方式
JPH08212068A (ja) 情報処理装置
JPH0527972A (ja) 命令プリフエツチ装置
JPH0774992B2 (ja) データ処理装置
JPS6232507B2 (ja)
JPH01271842A (ja) 情報処理装置
JPH08286914A (ja) メモリ制御装置
JPS6031646A (ja) デ−タ処理装置
JPH05282146A (ja) 情報処理装置
JPH04255995A (ja) 命令キャッシュ
JPH03113535A (ja) パイプライン制御機構
JPH0844563A (ja) マイクロプロセッサ
JPS62288974A (ja) ベクトル処理装置