JP3070035B2 - 演算処理方法 - Google Patents
演算処理方法Info
- Publication number
- JP3070035B2 JP3070035B2 JP8226282A JP22628296A JP3070035B2 JP 3070035 B2 JP3070035 B2 JP 3070035B2 JP 8226282 A JP8226282 A JP 8226282A JP 22628296 A JP22628296 A JP 22628296A JP 3070035 B2 JP3070035 B2 JP 3070035B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- control
- icc
- condition code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
Description
装置の先行制御方法に関し、特に、パイプライン制御方
式の情報処理装置において、条件付分岐命令がパイプラ
インに投入された場合にも、先行制御で効率よく命令の
処理を続行させることができる先行制御方法及び演算処
理装置に関するものである。
報処理装置においては、一般にパイプライン制御と先行
制御が採用され、命令の処理が行なわれる。この場合、
分岐命令の処理では、先行制御の流れが乱れて処理性能
が低下する場合がある。
報処理装置の要部の構成を示すブロック図である。図3
の情報処理装置は、命令レジスタ31、アドレス計算回
路32、メモリ33、演算ユニット34、演算結果コン
ディションコード格納レジスタ(GCC)35、先行制
御コンディションコード生成回路36、セレクタ37、
コンディションコード格納レジスタ(ICC)38、条
件比較回路39、命令デコーダ40、命令制御回路41
を備えるものである。
答して、アドレス計算回路32は、アドレス計算が必要
な命令に対してはアドレス計算を行ない、アドレス計算
が不要な命令、例えばレジスタ間演算命令に対してはレ
ジスタ間の演算を行う。命令によりメモリ33から読み
出された演算データは演算ユニット34に供給され、演
算が行なわれる。演算ユニット34により求められた演
算結果からのコンディションコードは、GCC35に格
納される。また、先行制御コンディションコード(C
C)生成回路36は、条件付分岐命令に必要なコンディ
ションコードの生成を、前記コンディションコードを生
成する命令の演算ユニット34での実行に先行して行う
回路である。すなわち、前記コンディションコードを生
成する命令がアクセスするアドレスの値を計算すること
が可能であると共に前記のアドレスに読み出すべきデー
タが既に格納されており、先行制御により前記コンディ
ションコードを求めることができる場合に、CC生成回
路36は、アドレス計算回路32で求められた計算結果
とメモリ33からの読み出しデータとから先行制御のコ
ンディションコード(CC)を求める。求められた先行
制御CCは、GCC35に格納されたコンディションコ
ード(CC)と共にセレクタ37に供給され、セレクタ
37によって、いずれかのCCが選択される。セレクタ
37により選択されたCCは、ICC38に格納され
る。
計算回路32と共に命令デコーダ40にも供給されてい
る。命令デコーダ40は、命令レジスタ31の命令内容
を解読し、解読された命令の条件判定の制御情報は条件
比較回路39に供給される。条件比較回路39は、IC
C38に格納されたコンデションコードを制御情報によ
り判定し、条件付分岐命令の分岐の成功/不成功を判断
する。分岐の成功/不成功の判定信号は、条件比較回路
39から命令制御回路41に送出される。命令制御回路
41は判定信号に従って、命令レジスタ31に格納する
次の命令を決定する。
するためのパイプライン制御フローのタイムチャートで
ある。
の制御における1〜14までの順次の実行サイクルを示
す。この例でのパイプライン制御による命令列の先行制
御処理では、命令1,条件付分岐命令2,命令3,条件
付分岐命令4,命令5,命令6,命令7,命令8,命令
9,および命令10と続く命令列が処理されるものとす
る。
めることのできない命令であり、分岐命令2に続く命令
3は先行制御CCを求めることのできる命令である。条
件付分岐命令4に続いて命令5,命令6,命令7,命令
8,および命令9の命令列が実行される。命令10は分
岐先命令である。命令10は先取り命令となって処理さ
れる。
ジに投入されて命令レジスタ31に命令フェッチされ、
サイクル2で命令デコーダ40により解読され、さらに
アドレス計算回路32によりアクセスするアドレスの計
算が行われ、サイクル3でメモリ33にアクセスし、サ
イクル4でメモリアクセスデータを演算ユニット34に
転送し、サイクル5でその命令1の演算が実行される。
その演算結果に従ってサイクル6で、GCC35に命令
1の演算結果のCCが設定され、更に次のサイクル7に
おいて、GCC35からICC38にCCが設定され
る。
サイクル2において、パイプラインステージに投入さ
れ、分岐命令2のアドレス計算が行われる。サイクル6
でメモリ33から分岐先命令が読み出される。続いて、
サイクル7で命令1の演算で設定されたCCの値が参照
され、条件比較回路39により条件判定が行われる。次
に実行する命令が分岐命令2の後続命令すなわち命令3
で良いのか、あるいは分岐先の先取り命令すなわち命令
10に変更するか否かが命令制御回路41で決定され
る。
えて、命令3とそれ以降の命令が順次パイプラインステ
ージに投入される方法がとられている。このため命令3
はサイクル3においてパイプラインステージに投入され
る。
命令フェッチされ、サイクル4で命令デコーダ40によ
り解読され、さらにアドレス計算回路32によりアクセ
スするアドレスの計算が行なわれ、サイクル5でメモリ
33をアクセスする。サイクル5でCC生成回路36が
メモリ33上の命令3のアクセスアドレスにアクセスす
ることにより、命令3の先行制御CCがサイクル6で先
行制御により求まる。しかしながら、サイクル6におい
ては、GCC35に設定された命令1のCCと競合する
ためICC38に設定されることはできない。したがっ
て、命令3のCCはサイクル8で演算結果のCCとして
求められて、GCC35に設定され、サイクル9でIC
C38に設定される。
インステージに投入される。サイクル9で命令3のCC
の値が参照され、条件比較回路39により条件判定が行
われる。その結果次に実行される命令が分岐命令4の後
続命令すなわち命令5で良いのか、あるいは分岐先の先
取り命令すなわち命令10に変更すベきかどうかが命令
制御回路41で判定される。もし、分岐が成功した場合
には、先取り命令は分岐命令4の投入から6サイクル遅
れたサイクル10でパイプラインステージに投入され
る。
令4とそれに続く命令が実行される。予め分岐が成功し
ない場合を考えて、分岐命令4と後続命令が順次にパイ
プラインステージに投入される方法がとられている。し
たがって、特別な遅れは生じない。なお、分岐が成功し
た場合、予めパイプラインステージに投入されていたこ
れらの後続命令は無効化されるので不都合は生じない。
知例としては、特開昭63−231672号公報が挙げ
られる。
技術を検討した結果、以下の問題点を見いだした。
の情報処理装置においては、先行制御CCが演算結果の
CCと競合したときのICCの制御方法についての配慮
がされていない。その結果、後続命令のCCのICCに
おける確定が遅れることになる。このため、条件付分岐
命令の分岐の成功/不成功の判定が遅れ、ひいては分岐
先の先取り命令の解読および実行などが遅れることがあ
るという問題があった。
情報処理装置において、条件付分岐命令がパイプライン
に投入された場合にも、先行制御で効率よく命令の処理
を続行させる先行制御方法及び演算処理装置を提供する
ことにある。
られる先行制御コンディションコードが先行制御によら
ずに求められるコンディションコードと競合したときに
発生する前記先行制御コンディションコードのICC確
定の遅延を防止し、前記先行制御コンディションコード
による条件付分岐命令の分岐の成功/不成功の判定が遅
れるのを防ぐことにある。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
演算を行い、該演算結果を使用して該命令に後続する条
件付分岐命令の分岐判定を行う演算処理方法において、
命令の演算結果を格納する複数の格納手段を予め用意
し、パイプライン制御方法により供給される命令の演算
を行い、命令の演算結果を前記格納手段に格納し、前記
条件付分岐命令に従って前記格納手段から前記演算結果
を選択し、該選択された演算結果に従ってその後に処理
すべき内容を決定するものである。
演算を行い、該演算結果を使用して該命令に後続する条
件付分岐命令の分岐判定を行う演算処理方法において、
命令の演算結果を格納する複数の格納手段を予め用意
し、パイプライン制御方法により供給される命令の演算
を行い、命令の演算結果を前記格納手段に格納し、前記
条件付分岐命令に従って前記格納手段から前記演算結果
を選択し、該選択された演算結果に従って前記条件付分
岐命令の分岐の成功/不成功を判断するものである。
法において、前記演算を行うための演算手段を少なくと
も2個以上用意し、パイプライン制御方法により供給さ
れる命令の演算を前記複数の演算手段により行うもので
ある。
れる命令の演算を行う演算手段と、該演算手段により求
められた演算結果を格納する複数の格納手段と、前記演
算結果を格納している格納手段の1つの演算結果を前記
命令に後続する条件付分岐命令に従って選択する選択手
段と、前記選択手段によって選択された演算結果に従っ
てその後に処理される内容を決定する手段とにより構成
されるものである。
れる命令の演算を行う演算手段と、該演算手段により求
められた演算結果を格納する複数の格納手段と、前記演
算結果を格納している格納手段の1つの演算結果を前記
命令に後続する条件付分岐命令に従って選択する選択手
段と、前記選択手段によって選択された演算結果に従っ
て前記条件付分岐命令の分岐の成功/不成功を判断する
条件比較手段とにより構成されるものである。
置において、前記格納手段は、条件付分岐命令が参照す
る条件を生成する命令がデコードされる毎に格納手段の
1つが割り当てられる前記(1)又は(2)のパイプラ
イン制御方法によるものである。
ある前記(1)又は(2)のパイプライン制御方法によ
るものである。
た演算結果および演算ユニットにより求めた演算結果の
いづれかが選択されて格納される結果記憶回路が、複数
個設けられ、複数個の各々の結果記憶回路に先行制御に
より演算された演算結果を順次に格納し、結果記憶回路
に記憶した演算結果を順次に判定して処理すべき内容を
決定する。
記憶回路)と、複数のICCを選択するICC選択回路
と、ICC選択回路を制御するICC制御回路とが設け
られる。条件付分岐命令が解読される毎に、この条件付
分岐命令に複数のICCのうちの1つのICCが割り当
てられ、その条件付分岐命令に対する先行制御で求めら
れるコンディションコードが割り当てられたICCに格
納される。例えば、第1の条件付分岐命令が解読される
と、その条件付分岐命令のコンディションコードを格納
するために第1のICCが割り当てられる。次に第2の
条件付分岐命命が解読されると、同様に第2のICCが
割り当てられる。第1の条件付分岐命令のコンディショ
ンコードが確定すると、第1のICCに格納され、第2
の条件付分岐命令のコンディションコードが確定する
と、第2のICCに格納される。
りICC選択回路で任意のICCが選択され、その選択
されたICCの値を参照することにより、条件比較回路
で分岐の成功/不成功の判定が行われる。その判定の結
果不要となったICCが解放され、第3の条件付分岐命
令が解読されたときに割り当てられる。
パイプラインステージに投入されていて、先行の条件付
分岐命令の分岐成功判定が行われたとき、後続命令の先
行制御によりICCがオーバランしていた場合には、先
行の条件付分岐命令に割当てられているICCが回復さ
れる。
毎に逐次ICCが割り当てられ、その条件付分岐命令の
分岐の成功/不成功の判定が行なわれる毎にそのICC
は解放される。このために特に制御が乱れることなく、
誤動作することはない。
ディションコードのICCへの格納が競合することな
く、ICCへの格納が早められ、このため、条件付分岐
命令の分岐の成功/不成功の判定が早められる。
(実施例)とともに図面を用いて詳細に説明する。
制御方法を一態様で実施するパイプライン制御方法によ
る情報処理装置の要部の構成を示すブロック図である。
図1に示すように、情報処理装置は、命令レジスタ1、
アドレス計算回路2、メモリ3、演算ユニット4、GC
C5、先行制御CC生成回路6、第1のセレクタ7、第
2のセレクタ8、第1のICC(ICC0)9、第2の
ICC(ICC1)10、第3のセレクタ11、ICC
制御回路12、条件比較回路16、命令デコーダ15、
命令制御回路17を備えるものである。
6からの出力に従って実行されるべ き命令を決定し、命
令レジスタ1をその命令をラッチするように制御する。
これは分岐の成功/不成功によって実行されるべき命令
が異なるためである。命令レジスタ1は、ラッチされて
いる命令をアドレス計算回路2と命令デコーダ15に出
力する。
て、アドレス計算回路2は、その命令がアドレス計算が
必要な命令ではアドレス計算を行ない、その計算結果を
メモリ3に出力し、アドレス計算が不要なレジスタ間演
算命令ではアドレス計算回路2はレジスタに保持されて
いるデータ間の演算を行い、その結果を先行制御CC生
成回路6に出力する。アドレス計算回路2からのアドレ
スの計算結果に従ってメモリ3から読み出された演算デ
ータは演算ユニット4と先行制御CC生成回路6に供給
され、演算ユニット4は演算を行う。演算結果のコンデ
ィションコード(CC)は、GCC5に格納される。
ス計算回路2で求められた演算結果又はメモリ3からの
読み出された演算データから先行制御CCすなわち先行
制御の対象である命令のCCを求める。求められた先行
制御CCは、GCC5に格納されたCCと共に第1のセ
レクタ7および第2のセレクタ8に供給される。また、
第1のセレクタ7および第2のセレクタ8には、第3の
セレクタ11から出力されたCCが供給される。これは
分岐命令の実行結果、CCを復活させる必要が発生する
場合があるからである。第1のセレクタ7および第2の
セレクタ8は、ICC制御回路12からの第1の選択信
号に応答して供給されたCCのいずれかをそれぞれ選択
する。第1セレクタ7により選択されたCCは、第1の
ICC0(ICC0)9に格納される。第2のセレクタ
8により選択されたCCは、第2のICC(ICC1)
10に格納される。命令のCCが格納されるべきICC
は予め決められている。新たなCCが格納されることに
より古いCCは消される。ICC0(9)に格納された
CCおよびICC1(10)に格納されたCCは、第3
のセレクタ11に供給される。第3のセレクタ11はI
CC制御回路12からの第2の選択信号に応答していず
れかのCCを選択して条件比較回路16に送出する。
応答して、命令デコーダ15は、命令レジスタ1の命令
の内容を解読する。解読された命令の条件判定の制御情
報は条件比較回路16とICC制御回路12に出力され
る。条件比較回路16は、第3のセレクタ11により選
択されたCCとデコーダ15からの制御情報とを比較
し、条件付分岐命令の分岐の成功/分岐不成功を判断す
る。分岐の成功/不成功を表わす判定信号は、ICC制
御回路12および命令制御回路17に送出される。
のデコード結果に従って第1と第2との選択信号を発生
する。すなわち、デコードされた命令がCCを生成する
命令であるとき、デコードされた命令にICCを割り当
て、この割り当てに従って第1の選択信号を発生する。
また、分岐命令がデコードされた時は、分岐命令に対応
するCCが条件比較回路16に出力されるように第2の
選択信号を発生する。また、条件比較回路16からの判
定信号の結果、CCの回復が必要である時は、第3のセ
レクタ11からの出力が第1のセレクタ7又は第2のセ
レクタ8により選択されるように第1の選択信号を発生
する。さらに、判定信号の結果、分岐が成功と判定され
た時は、分岐命令の入力後分岐命令の判定がなされるま
でに入力された命令が無効化される。
令レジスタ1に格納すべき次の命令を決定し、それをラ
ッチするように命令レジスタ1を制御する。
を説明するためのパイプライン制御フローのタイムチャ
ートである。
を説明する。図2において、上部の横軸はパイプライン
1〜14までの実行サイクルを示している。パイプライ
ン制御による命令列は、命令1,条件付分岐命令2,命
令3,条件付分岐命令4,命令5,命令6,命令7,命
令8,および命令9と続く。
すなわち先行制御CCを求めることのできない命令であ
る。条件付分岐命令2に続く命令3は先行制御によりC
Cを求めることのできる命令である。条件付分岐命令4
が実行され、分岐が不成功のときは、命令4に続く命令
5,命令6,命令7,および命令8が実行され、分岐が
成功のときは、分岐先命令としての命令9が実行され
る。
ジに投入され、命令レジスタ1に命令フェッチされ、サ
イクル2で命令デコーダ15により解読され、さらにア
ドレス計算回路2によりアクセスするアドレス計算が行
われる。サイクル3でメモリ3がアクセスされ、サイク
ル4でメモリアクセスデータが演算ユニット4に転送さ
れ、サイクル5で演算ユニット4により命令1の演算が
実行される。その結果に従ってサイクル6で、GCC5
に命令1のCCが設定される。
サイクル2において、パイプラインステージに投入され
る。分岐命令2がデコーダ15により解読されると、そ
の分岐命令2の分岐の成功/不成功を判定するため必要
なCCを格納するためにICC0(9)とICC1(1
0)の一方、この例ではICC0(9)を命令1に、割
り当てるための制御情報がICC制御回路12と条件比
較回路16に出力される。ICC制御回路12からの制
御信号によって第3のセレクタ11から出力されるCC
に従ってGCC5に設定された命令1のCCが、サイク
ル7でセレクタ7を介してICC0(9)に格納され
る。一方、サイクル7ではICC0(9)への命令1の
CCの格納と同時に、ICC制御回路12からの制御信
号に従って選択されたICC0(9)からCCが読み出
され、デコーダ15からの命令2の制御情報とに従って
条件比較回路16により分岐の成功/不成功の判定が行
なわれる。この場合には分岐の不成功と判定したとす
る。
命令3がサイクル3でパイプラインステージに投入され
る。命令3はサイクル3で命令レジスタ1に命令フェッ
チされ、サイクル4で命令デコーダ15により解読さ
れ、さらにアドレス計算回路2によりアクセスするアド
レスの計算が行われ、サイクル5でメモリ3がアクセス
される。サイクル5でCC生成回路6がメモリ3上の命
令3のアクセスアドレスにアクセスすることにより、サ
イクル6で先行制御CCが求まり、サイクル7で演算が
実行され、その結果に従ってサイクル8でGCC5に命
令3のCCが設定される。
インステージに投入される。分岐命令4がデコーダ15
により解読されると、この分岐命令4の分岐の成功/不
成功の判定に必要なCCを格納するため、前述のように
ICC1(10)が命令3に対して割り当てられる。I
CC1(10)には、サイクル6で得られた命令3の先
行制御CCがサイクル7でICC1(10)に格納され
る。このとき、命令1のCCと命令3の先行制御CCは
競合するが、それぞれ格納先レジスタがICC0
(9),ICC1(10)と異なっているため、問題は
ない。サイクル8ではICC制御回路12からの制御信
号により選択されたICC1(10)のCCと分岐命令
4の制御情報に従って分岐の成功/不成功の判定が行な
われる。このとき、分岐命令4の分岐先命令(命令9)
は分岐命令4の投入から5サイクル遅れたサイクル9に
パイプラインステージに投入される。
例)によれば、複数のコンディションコード格納レジス
タ(ICC0,ICC1)と、複数のコンディションコ
ード格納レジスタ(ICC)から1つを選択するICC
選択回路と、ICC選択回路を制御するICC制御回路
を備えることにより、条件付分岐命令が解読される毎に
その分岐命令の1つにICCが割り当てられ、その分岐
命令における先行制御で必要とされるコンディションコ
ードが選択されたICCに格納される。
行制御コンディションコードが競合することなく、IC
Cに格納される。このため、結果的に条件付分岐命令の
分岐の成功/不成功の判定が早められる。
路は1つしか設けていないが、複数のICCに対応して
複数の条件比較回路を設ければ、同時に複数の条件付分
岐命令の分岐の成功/不成功の判定を行うことができ
る。これにより、例えば、前述の動作例において、分岐
命令4の分岐先命令9は分岐命令4の投入から4サイク
ル遅れたサイクル8において、パイプラインステージに
投入できることになり、更に早められる。
功と判定された場合は、ICC1(10)にICC0
(9)の内容を回復し、予めパイプラインステージに投
入されていた後続命令は無効化される。
件付分岐命令の分岐の成功/不成功の判定を早めること
が可能となり、さらに分岐先の先取り命令の解読,実行
を早めることができる。このため、パイプラインの効率
が向上し、情報処理装置の処理速度が改善される。
に説明したが、本発明は、前記実施形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは言うまでもない。
的なものによって得られる効果を簡単に説明すれば、以
下のとおりである。
条件付分岐命令の分岐の成功/不成功の判定を早めるこ
とができるので、分岐先の先取り命令の解読、実行を早
める効果がある。また、このため、パイプラインの効率
が向上し、情報処理装置の処理速度が改善される効果が
ある。
を一態様で実施するパイプライン制御方法による情報処
理装置の要部の構成を示すブロック図である。
するためのパイプライン制御フローのタイムチャートで
ある。
部の構成を示すブロック図である。
イン制御フローのタイムチャートである。
リ、4…演算ユニット、5…演算結果コンディションコ
ード格納レジスタ、6…先行制御コンディションコード
生成回路、7…第1のセレクタ、8…第2のセレクタ、
9…第1のコンディションコード格納レジスタ、10…
第2のコンディションコード格納レジスタ、11…第3
のセレクタ、12…ICC制御回路、16…条件比較回
路、15…命令デコーダ、17…命令制御回路、31…
命令レジスタ、32…アドレス計算回路、33…メモ
リ、34…演算ユニット、35…演算結果コンディショ
ンコード格納レジスタ(GCC)、36…先行制御コン
ディションコード生成回路、37…セレクタ、38…コ
ンディションコード格納レジスタ(ICC)、39…条
件比較回路、40…命令デコーダ、41…命令制御回
路。
Claims (2)
- 【請求項1】 パイプライン制御方法により命令の演算
を行い、該演算結果のコンディションコードを参照して
該命令に後続する条件付分岐命令の分岐判定を行う演算
処理方法において、前記コンディションコードを格納す
る複数の格納手段を予め用意し、前記コンディションコ
ードを生成する命令がデコードされる毎に逐次前記複数
の格納手段から格納可能な格納手段を選択して割り当
て、前記コンディションコードを生成する命令の演算を
行い、その演算結果のコンディションコードを前記割り
当てられた格納手段に格納し、前記コンディションコー
ドを生成する命令に後続する条件付分岐命令がデコード
されると、前記割り当てられた格納手段を選択し、該選
択された格納手段に格納されたコンディションコードに
従って前記条件付分岐命令の分岐の成功/不成功を判断
し、不要となった格納手段を解放して格納可能にするこ
とを特徴とする演算処理方法。 - 【請求項2】 前記演算を行うための演算手段を少なく
とも2個以上用意し、パイプライン制御方法により供給
される命令の演算を前記複数の演算手段により行うこと
を特徴とする請求項1記載の演算処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8226282A JP3070035B2 (ja) | 1996-08-28 | 1996-08-28 | 演算処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8226282A JP3070035B2 (ja) | 1996-08-28 | 1996-08-28 | 演算処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2326499A Division JP2596639B2 (ja) | 1990-06-29 | 1990-11-28 | 先行制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09106345A JPH09106345A (ja) | 1997-04-22 |
JP3070035B2 true JP3070035B2 (ja) | 2000-07-24 |
Family
ID=16842776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8226282A Expired - Lifetime JP3070035B2 (ja) | 1996-08-28 | 1996-08-28 | 演算処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3070035B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5896345A (ja) * | 1981-12-02 | 1983-06-08 | Hitachi Ltd | 階層型演算方式 |
JP2513765B2 (ja) * | 1988-02-03 | 1996-07-03 | 富士通株式会社 | パイプライン処理における条件分岐制御方式 |
-
1996
- 1996-08-28 JP JP8226282A patent/JP3070035B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
原哲也、久我宗弘、村上和彰、富田真治、"「新風」プロセッサの条件分岐方式"情報処理学会,第40回(平成2年前期)全国大会論文集(▲III▼)平2.3.14、p.1271〜1272 |
Also Published As
Publication number | Publication date |
---|---|
JPH09106345A (ja) | 1997-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4476525A (en) | Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously | |
JP2603626B2 (ja) | データ処理装置 | |
EP1157329B1 (en) | Methods and apparatus for branch prediction using hybrid history with index sharing | |
US6553488B2 (en) | Method and apparatus for branch prediction using first and second level branch prediction tables | |
US6081887A (en) | System for passing an index value with each prediction in forward direction to enable truth predictor to associate truth value with particular branch instruction | |
US8943298B2 (en) | Meta predictor restoration upon detecting misprediction | |
US4574344A (en) | Entry control store for enhanced CPU pipeline performance | |
US5088030A (en) | Branch address calculating system for branch instructions | |
EP0297943B1 (en) | Microcode reading control system | |
JP3070035B2 (ja) | 演算処理方法 | |
US6859875B1 (en) | Processor having selective branch prediction | |
US7003649B2 (en) | Control forwarding in a pipeline digital processor | |
KR920006770B1 (ko) | 명령을 페치(fetch)하기 위한 제어 시스템 | |
JP2596639B2 (ja) | 先行制御方式 | |
KR970012141A (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
US6360310B1 (en) | Apparatus and method for instruction cache access | |
JP2636136B2 (ja) | 演算処理装置及び演算処理方法 | |
JP2591325B2 (ja) | 分岐制御装置 | |
KR0172910B1 (ko) | 디지탈 신호 처리장치 및 방법 | |
JPH0338726A (ja) | 分岐命令処理装置 | |
JPH0991139A (ja) | 情報処理装置 | |
JPH03288228A (ja) | 情報処理装置 | |
JP2557043B2 (ja) | ビツトパタ−ン検出装置 | |
JPS60168237A (ja) | 演算装置 | |
JP3331599B2 (ja) | マイクロプログラム制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |