JP3331599B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ処理システムに
適用されるマイクロプログラム実行装置における処理中
の任意のステップで、あるいはジャンプ命令時に、一時
的にその実行を停止させるようにしたマイクロプログラ
ム制御装置に関する。

【０００２】

【従来の技術】従来、この種のマイクロプログラム制御
装置は、現実行アドレスにプログラムカウンタなどによ
り１を加えたアドレスでセレクタを介して、ＲＯＭなど
の制御メモリにアクセスすることにより、制御メモリか
らマイクロ命令を１命令ずつ読出し、ＤＲＡＭ及びＲＡ
Ｍ制御部などの実行ユニットに対して実行するものであ
る。なお、マイクロ命令には、ロード命令のように実行
ユニットに対して処理を行う命令と、ジャンプ命令のよ
うに、実行ユニットに対して非処理で、ジャンプ先アド
レスをセレクタに入力するものがある。このような装置
として、マイクロコンピュータ等のデータ処理システム
では、周辺コントローラＬＳＩ等からの要求によってマ
イクロプロセッサ（実行ユニット）の動作を停止したい
場合がある。特開昭６２−１７４８３０に開示される従
来のマイクロプログラム制御装置の処理停止方式は、マ
イクロプログラムを格納するマイクロＲＯＭ（制御部、
以下、μ−ＲＯＭという）の出力を２段ラッチし、当該
２つのラッチにラッチされたマイクロ命令のデコード出
力によって処理を停止するように制御している。

【０００３】

【発明が解決しようとする課題】しかし、上記従来技術
においては、２つのラッチ出力をデコードし、実行ユニ
ットへの制御信号を生成するために、制御回路の回路規
模が大きくなるという欠点があり、また、この停止処理
のための処理ステップをマイクロプログラムに記述する
必要があるために、当該マイクロプログラムのプログラ
ミングが複雑，かつ困難になり、停止信号が入力される
と実行ユニットがどのような実行状態においても処理が
止まってしまう、つまりプログラム中の任意のスラップ
で、あるいは特定の命令時に停止させることができない
という問題点があった。

【０００４】すなわち、従来技術によってプログラムを
停止させる時、ロード命令実行時に処理が停止する場合
があり、その場合は当該ロード実行命令が実行ユニット
に出力されたままになるため、マイクロシーケンスは停
止しても実行部に停止がかからず、停止目的を果たすこ
とができないという問題点があった。本発明は、前記し
た従来技術の欠点を解消し、小規模な回路構成で外部停
止要求信号によりマイクロ処理動作を停止させ、なおか
つマイクロプログラム中の任意のスラップで、あるいは
特定の命令時に、プログラムの実行を停止できるように
したマイクロプログラム制御装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、マイクロプログラムの制御部内に現実行
アドレスを保持するレジスタ（Ｌｏｏｐ Ａｄｒｅｓｓ
Ｒｅｇｉｓｔｅｒ：以下ＬＡＲという）を設け、次ア
ドレスを選択する回路内に取り込まれた外部停止要求信
号、あるいは外部停止要求信号とインストラクション
（例えば、ジャンプ命令）とによりＬＡＲが選択され、
現実行アドレスを繰り返し制御メモリ（μ−ＲＯＭ）に
入力することによりマイクロプログラムの処理を停止さ
せることを特徴とする。

【０００６】すなわち、本発明のマイクロプログラム制
御装置は、現実行アドレスに１を加えた第１のアドレス
に基づいて制御メモリに格納されたマイクロ命令を１命
令ずつ読み出して実行するマイクロプログラム制御装置
において、前記第１のアドレス及び前記現実行アドレス
を含む入力アドレスのいずれかを次アドレスとして選択
し前記制御メモリ（６）に出力する次アドレスセレクタ
（１５）と、次アドレスセレクタ（１５）から出力され
る次アドレスを現実行アドレスとして保持すると共に保
持した現実行アドレスを前記次アドレスレジスタに出力
するループアドレスレジスタ（４）と、前記次アドレス
セレクタ（１５）の入力アドレスを選択する選択信号を
作成し、外部停止要求信号の入力に応じて、前記次アド
レスセレクタ（１５）に対して前記ループアドレスレジ
スタ（４）からの入力アドレスを選択させる選択信号を
出力する次アドレスコントロールユニット（９）と、を
備え、前記外部停止要求信号の入力時に、前記ループア
ドレスレジスタ（４）に保持された同一の現実行アドレ
スに対応した命令を繰り返し実行させることにより、マ
イクロプログラムの実行を停止させることを特徴とす
る。

【０００７】また本発明のマイクロプログラム制御装置
は、現実行アドレスに１を加えた第１のアドレスに基づ
いて制御メモリに格納されたマイクロ命令を１命令ずつ
読み出し、当該制御メモリに接続される実行対象の実行
ユニットに対して実行するマイクロプログラム制御装置
において、前記第１のアドレス及び前記現実行アドレス
を含む入力アドレスのいずれかを次アドレスとして選択
し前記制御メモリに出力する次アドレスセレクタ（１
５）と、前記次アドレスセレクタ（１５）から出力され
る次アドレスを現実行アドレスとして保持すると共に保
持した現実行アドレスを前記次アドレスレジスタ（１
５）に出力するループアドレスレジスタ（４）と、前記
次アドレスセレクタ（１５）の入力アドレスを選択する
選択信号を作成し、外部停止要求信号と前記実行対象の
実行ユニットの実行状態を示すコンディション入力と前
記実行対象の実行ユニットに対して非処理となる特定の
命令とに基づいて、前記次アドレスセレクタ（１５）に
対して前記ループアドレスレジスタ（４）からの入力ア
ドレスを選択させる選択信号を出力する次アドレスコン
トロールユニット（９）と、を備え、前記特定の命令時
に、前記外部停止要求信号に応じて前記ループアドレス
レジスタ（４）に保持された同一の現実行アドレスに対
応した当該特定の命令を繰り返し実行させることによ
り、マイクロプログラムの実行を停止させることを特徴
とする。

【０００８】

【作用】請求項１の発明では、外部から停止要求信号
（外部停止要求信号）５が入力されると、この停止要求
信号を次アドレスコントロールユニット９に入力し、該
停止要求信号がアクティブの条件で出力される次アドレ
ス選択信号１４により、次アドレスセレクタ１５がＬＡ
Ｒ４を選択する。

【０００９】これにより外部停止要求信号が入力される
とμ−ＲＯＭ６のプログラムはＬＡＲ４に格納されてい
る現行の同一アドレスが繰り返し実行され、停止要求信
号５が解除されるまで、次アドレスの実行が停止された
状態となる。プログラムが停止されることにより、例え
ば、本マイクロシーケンサ（プログラム制御装置＝制御
メモリ）がＤＲＡＭ等に接続されている場合、データバ
ス，アドレスバスが解放されるので、このデータバス，
アドレスバスを経由する他の処理が実行可能となる。

【００１０】また、請求項２の発明では、次アドレスコ
ントロールユニット９に備えるデコーダ９１が、外部停
止要求信号５とμ−ＲＯＭ６からのマイクロコード出力
のインストラクション部１３ａの例えばジャンプ命令と
をデコードすることで内部停止信号１６を作成する。内
部停止信号１６はデコーダ９２で次アドレスセレクタ１
５にＬＡＲ４を選択する次アドレス選択信号１４を作成
する。これにより、ＬＡＲ４が選択されて、このＬＡＲ
４に保持されている現実行中のアドレスが繰り返し実行
されて、マイクロプログラムの実行が停止された状態と
なる。

【００１１】停止期間中は、μ−ＲＯＭ６の出力がジャ
ンプ命令となっているので実行部へデータをロードする
ことはない。

【００１２】

【実施例】以下、本発明によるマイクロプログラム制御
装置の実施例につき、図面を参照して詳細に説明する。
図１は本発明によるマイクロプログラム制御装置の第１
実施例の構成を説明するブロック図であって、１は初期
アドレスレジスタ、２はスタッカ、３はプログラムカウ
ンタ、４はジャンプ先アドレスと現実行アドレスを保持
するレジスタ（ＬＡＲ）、１５は次アドレスセレクタ、
６はμ−ＲＯＭ（制御メモリ）、７はパイプラインレジ
スタ、９は次アドレスコントロールユニット、１０は実
行ユニットである。

【００１３】また、５は外部から与えられる停止要求信
号（外部停止要求信号）、８はコンディション入力（Ｃ
ｏｎｄ．）、１１はジャンプ（ＪＵＭＰ）アドレス信
号、１２は次実行アドレス、１３はインストラクション
／コンディション入力選択信号、１４は次アドレス選択
信号を示す。同図において、通常のマイクロプログラム
の実行は、まず初期アドレスレジスタ１を選択し、その
初期アドレスでμ−ＲＯＭ６に格納された所定のプログ
ラムの実行が開始される。実行ユニット（実行部）１０
からのコンディション入力８及びインストラクション／
コンディション入力選択信号１３の入力により、次アド
レスコントロールユニット９が次アドレス選択信号を次
アドレスセレクタ１５に出力し、このユニット９の出力
で次アドレスセレクタ１５が、プログラムカウンタ３で
セレクタ１５から出力される現実行アドレスに＋１した
アドレス、サブルーチン回避アドレスを保持するスタッ
カ２からのアドレス、セレクタ１５から出力される現実
行アドレスを保持するＬＡＲ４からのアドレス等の入力
アドレスのいずれかを次アドレスとして選択する。ま
た、現アドレスに対応する命令をパイプラインレジスタ
７に展開し、ロード命令の場合は実行部１０で各処理が
行われる。

【００１４】すなわち、通常処理においては、次アドレ
スセレクタ１５の次アドレス選択枝としてプログラム初
期アドレス、プログラムカウンタおよびジャンプ先アド
レスがあり、次アドレスコントロールユニット９の次ア
ドレス選択信号１４によりμ−ＲＯＭ６のプログラムの
実行先が制御される。本実施例においては、ＬＡＲ４に
ジャンプ先アドレスの他に現実行アドレスを保持する機
能を持たせたレジスタを用いている。

【００１５】外部から停止要求信号（外部停止要求信
号）５が入力されると、この停止要求信号を次アドレス
コントロールユニット９へ入力し、外部停止要求信号が
アクティブの条件で出力される次アドレス選択信号１４
により、次アドレスセレクタ１５がＬＡＲ４を選択する
ように構成されている。これにより外部停止要求信号が
入力されるとμ−ＲＯＭ６のプログラムはＬＡＲ４に格
納されている現行の同一アドレスが繰り返し実行され、
外部停止要求信号５が解除されるまで、次アドレスの実
行が停止された状態となる。

【００１６】プログラムの実行が停止されることによ
り、例えば、本マイクロシーケンサ（プログラム制御装
置）がＤＲＡＭ等に接続されている場合、データバス，
アドレスバスが解放されるので、このデータバス，アド
レスバスを経由する他の処理が実行可能となる。図２は
本発明の第２実施例を説明する要部構成を示すブロツク
図であって、１６はオアゲートである。

【００１７】本実施例が前記図１の実施例と異なる点
は、停止要求信号をコンデション入力部へ入力させるよ
うにした構成にある。同図において、次アドレスコント
ロールユニット９に入力するある条件，例えば前実行の
終了判断条件であるCond.1入力にオアゲート１６を介し
て停止要求信号入力を供給する。インストラクション／
コンディション入力選択信号１３が入力したとき、停止
要求信号５がハイ（Ｈ：アクティブ）であれば、Ｃｏｎ
ｄ．１入力がロウ（Ｌ）であっても、次アドレスコント
ロールユニット９のＣｏｎｄ．１入力端はハイとなり、
Ｃｏｎｄ．１の条件判定を行うジャンプ命令の場合、次
アドレス選択信号１４は図１のＬＡＲ４を選択するよう
に次アドレスセレクタ１５に選択入力を与える。

【００１８】図３は図２に示した実施例の構成における
μ−ＲＯＭのプログラミング例を示す動作フローチヤー
トである。この例では、Ｓ−１の実行１が正常に終了し
たか否かを判断するＳ−２において、外部停止要求信号
が入力されていると、この時点でＬＡＲが選択され、実
行２の処理に移らずに停止状態となり、また、Ｓ−３の
実行２が正常に終了したか否かを判断するＳ−４におい
て、外部停止要求信号が入力されていると、この時点で
強制的にＬＡＲが選択され、次の実行の処理に移らずに
停止状態となる。即ち、Ｓ１〜Ｓ４のステップの間で停
止要求信号が入力されると、Ｓ２まで処理は実行され、
Ｓ２で停止する。その後、停止要求信号が解除された後
にＣｏｎｄ．１がロウ（Ｌ）ならばＳ３へ処理が進行す
る。

【００１９】この状態は、図１における次アドレスコン
トロールユニット９によりＬＡＲ４が選択されることに
より制御部の動作停止が実現される。図２の構成では、
停止要求信号がアクティブとなればプログラムはＣｏｎ
ｄ．１の条件分岐部まで実行した後停止する。本実施例
により、μ−ＲＯＭの出力を従来例のように２段ラッチ
することなくマイクロプログラムの実行を停止させるこ
とができる。

【００２０】そのため、プログラミングが簡単になり回
路規模も小さくすることができる。また、プログラム中
の任意のステップで処理を停止させることができる。例
えば、マイクロシーケンサ外部にＤＲＡＭコントローラ
が接続されていると考える。この時ＤＲＡＭが開放状態
であるかどうかを示す信号を図２，図３中のＣｏｎｄ．
１とし、ＤＲＡＭへのアクセスを図３中の実行２とす
る。

【００２１】停止信号が入力された他ユニットによりＤ
ＲＡＭが使用された時、マイクロプログラムは、図３中
のＣｏｎｄ．１条件判断部（Ｓ−２）までは実行され、
その後停止する。停止信号が解除されるとすぐ実行２の
ステップ（Ｓ−３）へ移ることができるので、内部処理
の高速化につながる。

【００２２】また、図２において、停止要求信号を複数
のコンディション入力と論理和をとればプログラム中の
あらゆる条件分岐部で処理を停止させることができる。
これにより、ジャンプ命令時に処理が停止するので実行
ユニットにロード命令が出力されず他の処理をスムーズ
に実行させることができる。図４は本発明の第３実施例
の要部構成を示す説明図であって、前記図１の次アドレ
スコントロールユニットの構成図である。

【００２３】同図において、９１は外部停止要求信号と
特定のインストラクション信号とをデコードして内部停
止信号を作成するデコーダ、９２は次アドレスセレクタ
１５への次アドレス選択信号を作成するデコーダであ
る。本実施例は、マイクロプログラムのある命令（ここ
では、ジャンプ命令）の時にだけプログラムを停止させ
ることを可能とするものである。

【００２４】デコーダ９１は、外部停止要求信号５が入
力され、μ−ＲＯＭ６からのマイクロコード出力のイン
ストラクション部１３ａがジャンプ命令であるとき、こ
れらの両信号をデコードすることで内部停止信号１６を
作成する。内部停止信号１６はデコーダ９２で次アドレ
スセレクタ１５にＬＡＲ４を選択する次アドレス選択信
号１４を作成する。これにより、ＬＡＲ４が選択され
て、格納されている現実行中のアドレスが繰り返し実行
されて、マイクロプログラムの実行が停止された状態と
なる。

【００２５】図５はインストラクションがジャンプ命令
の時のみ内部停止信号が作成される図４の構成における
動作の一例を示すタイミングチャートである。同図にお
いて、外部停止要求信号が入力されても実行ユニットへ
アクセスするロード命令（Ｌｏａｄ）時には、内部停止
信号はアクティブとならず、インストラクションがジャ
ンプ命令となった時に始めて内部停止信号がアクティブ
となる。

【００２６】この内部停止信号がアクティブとなること
により、次アドレスセレクタ１５はＬＡＲ４を選択す
る。この時μ−ＲＯＭ６へは、ジャンプ命令が含まれて
いるプログラムカウンタ３の現アドレスがＬＡＲ４によ
り繰り返し入力され、外部停止要求信号の解除と共にジ
ャンプ先アドレスに始めて移動する。

【００２７】停止期間中は、μ−ＲＯＭ６の出力がジャ
ンプ命令となっているので実行部へデータをロードする
ことはない。また、図４に示す内部停止信号１６を、停
止要求信号とインストラクションと共にジャンプ先アド
レスをデコードして生成する構成とすることにより、プ
ログラム中の任意のステップで処理を停止させることも
可能となる。

【００２８】

【発明の効果】以上説明したように、本発明によれば、
プログラム制御部に現実行アドレスを保持するレジスタ
を設け、外部停止要求信号によりこのレジスタが選択さ
れるようにしたことで、従来技術のようにμ−ＲＯＭの
出力を２段ラッチすることなくマイクロプログラムの実
行をプログラム中の任意のステップで停止させることが
できる。また、プログラミングが簡単になり回路と規模
も小さくできる。

【００２９】ジャンプ命令時に停止させる実施例によれ
ば、停止時に、実行ユニットへデータをロードすること
はなくなり、実行ユニットがマイクロコード命令以外の
処理をスムーズに行うことができる。例えば、ＤＲＡＭ
が接続されたマイクロプログラム制御装置においては、
ＤＲＡＭをコントロールする実行ユニットへデータをロ
ードしている間は外部からの停止要求によって外部から
ＤＲＡＭをアクセスしようとしても、そのアクセスは待
たされ、マイクロプログラムがジャンプ命令となった
時、すなわちＤＲＡＭへのアクセスが終了した時点で外
部からＤＲＡＭのアクセスが可能となる。

【００３０】従来技術では、マイクロプログラムにより
ＤＲＡＭをアクセスしている途中でも停止要求により、
外部からＤＲＡＭをアクセスするため、誤動作を引き起
こす可能性があり、また、その誤動作をさせないための
付加回路が必要であったが、本発明によればそのような
付加回路は必要とせずにマイクロプログラムと外部から
のアクセスとの切り換えをスムーズに行うことができ
る。

【００３１】また、内部停止信号を外部停止要求信号と
ジャンプ先アドレス等とデコードすれば、マイクロプロ
グラムがＤＲＡＭをアクセスしていない時に直ぐ停止を
かけることが可能であり、さらにマイクロプログラムが
ＤＲＡＭをアクセスする１つ前のステップまでマイクロ
プグラムを実行させた後に停止をかけ、停止を解除した
後にマイクロプログラムにより即ＤＲＡＭをアクセスす
ることが可能となるため、内部処理を高速化することが
できる。

【図面の簡単な説明】

【図１】 本発明によるマイクロプログラム制御装置の
第１実施例の構成を説明するブロック図である。

【図２】 本発明の第２実施例を説明する要部構成を示
すブロツク図である。

【図３】 図２に示した実施例の構成におけるμ−ＲＯ
Ｍのプログラミング例を示す動作フローチヤートであ
る。

【図４】 本発明の第３実施例の要部構成を示す説明図
である。

【図５】 インストラクションがジャンプ命令の時のみ
内部停止信号が作成される図４の構成における動作の一
例を示すタイミングチャートである。

【符号の説明】

１・・・・初期アドレスレジスタ、２・・・・スタッ
カ、３・・・・プログラムカウンタ、４・・・・ジャン
プ先アドレスと現実行アドレスを保持するレジスタ（Ｌ
ＡＲ）、６・・・・μ−ＲＯＭ、７・・・・パイプライ
ンレジスタ、８・・・・コンディション入力、９・・・
・次アドレスコントロールユニット、１０・・・・実行
ユニット、５・・・・外部停止要求信号、１１・・・・
ジャンプアドレス信号、１２・・・・次実行アドレス、
１３・・・・インストラクション／コンディション入力
選択信号、１４・・・・次アドレス選択信号、１５・・
・・次アドレスセレクタ、１６・・・・内部停止信号。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 現実行アドレスに１を加えた第１のアド
   レスに基づいて制御メモリに格納されたマイクロ命令を
   １命令ずつ読み出して実行するマイクロプログラム制御
   装置において、 前記第１のアドレス及び前記現実行アドレスを含む入力
   アドレスのいずれかを次アドレスとして選択し前記制御
   メモリに出力する次アドレスセレクタと、 次アドレスセレクタから出力される次アドレスを現実行
   アドレスとして保持すると共に保持した現実行アドレス
   を前記次アドレスレジスタに出力するループアドレスレ
   ジスタと、 前記次アドレスセレクタの入力アドレスを選択する選択
   信号を作成し、外部停止要求信号の入力に応じて、前記
   次アドレスセレクタに対して前記ループアドレスレジス
   タからの入力アドレスを選択させる選択信号を出力する
   次アドレスコントロールユニットと、を備え、 前記外部停止要求信号の入力時に、前記ループアドレス
   レジスタに保持された同一の現実行アドレスに対応した
   命令を繰り返し実行させることにより、マイクロプログ
   ラムの実行を停止させることを特徴とするマイクロプロ
   グラム制御装置。
2. 【請求項２】 現実行アドレスに１を加えた第１のアド
   レスに基づいて制御メモリに格納されたマイクロ命令を
   １命令ずつ読み出し、当該制御メモリに接続される実行
   対象の実行ユニットに対して実行するマイクロプログラ
   ム制御装置において、 前記第１のアドレス及び前記現実行アドレスを含む入力
   アドレスのいずれかを次アドレスとして選択し前記制御
   メモリに出力する次アドレスセレクタと、 前記次アドレスセレクタから出力される次アドレスを現
   実行アドレスとして保持すると共に保持した現実行アド
   レスを前記次アドレスレジスタに出力するループアドレ
   スレジスタと、 前記次アドレスセレクタの入力アドレスを選択する選択
   信号を作成し、外部停止要求信号と前記実行対象の実行
   ユニットの実行状態を示すコンディション入力と前記実
   行対象の実行ユニットに対して非処理となる特定の命令
   とに基づいて、前記次アドレスセレクタに対して前記ル
   ープアドレスレジスタからの入力アドレスを選択させる
   選択信号を出力する次アドレスコントロールユニット
   と、を備え、 前記特定の命令時に、前記外部停止要求信号に応じて前
   記ループアドレスレジスタに保持された同一の現実行ア
   ドレスに対応した当該特定の命令を繰り返し実行させる
   ことにより、マイクロプログラムの実行を停止させるこ
   とを特徴とするマイクロプログラム制御装置。