JPH0460720A - 条件分岐命令制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パイプライン方式の処理装置における、条件
分岐命令制御方式に関する。

〔従来の技術〕

第３図は従来技術の一例を示すブロック図である。３０
０は命令バッファ、３０１は命令バッファの制御を行う
命令バッファ制御回路、３０２は命令バッファ３００か
ら命令を選択するための選択回路、３０３は上記選択回
路３０２の制御を行う命令読出し制御回路、３０４は上
記選択回路３０２により選択された命令を格納する命令
レジスタ、３０５は命令レジスタ３０４に格納された命
令の解読を行う命令解読回路、３０６はアドレス計算を
行うアドレス計算回路、３０７はメモリ、３０８は演算
ユニット、３０９は演算ユニット３０８により求まる条
件コードを格納する条件コード格納レジスタ、３１０は
条件分岐命令の分岐条件を格納する分岐条件格納レジス
タ、３１１は上記条件コード格納レジスタ３０９と上記
分岐条件格納レジスタ３１０より該条件分岐命令の条件
比較を行う条件比較回路、３１２は該条件分岐命令の実
行を意味する条件分岐命令実行コマンド、３１５は該条
件分岐命令の分岐成功／不成功判定信号である。

第４図に示すパイプラインのフロー図を用いて、従来の
方式を説明する。

第４図において横軸はパイプラインの実行サイクルを示
しており、■ないし　は順次のサイクルを参照可能にす
るため便宜上番号付けしたものである。

図示の例は条件コードを変更する命令１に続いて条件コ
ードを変更しない命令２、命令３、命令４が実行され、
次に条件分岐命令５が実行される。

さらに、条件分岐命令の分岐成功判定が行われた後、該
条件分岐命令の分岐先命令である命令６、命令７を実行
する場合のものである。

命令１はサイクル■でパイプラインに投入され、サイク
ル■で演算を実行し、サイクル■で条件コードを設定す
る。

命令２は命令１よりも１サイクル後のサイクル■にパイ
プラインへ投入され、サイクル■で演算を実行する。こ
のとき、命令２は条件コードを変更しない命令であるた
め命令１で設定した条件コードは変更されない。

同様に、命令３、命令４は順次パイプラインへ投入され
るがいづれも条件コードは変更されない。

条件分岐命令５はサイクル■にパイプラインへ投入され
る。条件分岐命令５はサイクル■で分岐先命令のアドレ
ス計算を行いサイクル■でメモリから分岐先命令を読出
すが、分岐成功判定がまだ行われないため該分岐先命令
をパイプラインに投入することは行わない。一方、条件
分岐命令５の分岐条件はサイクル■で設定され、該条件
分岐命令５の実行コマンドはサイクル■に発行される。

該条件分岐命令５の実行コマンドと該条件コードと該分
岐条件よりサイクル■に分岐成功判定が行われ、これに
より分岐先命令である命令６が該条件分岐命令５のパイ
プライン投入から５サイクル後のサイクル■）にパイプ
ラインへ投入される。

他方、該条件分岐命令５の分岐が不成功である場合につ
いては、予め分岐が成功しない場合を考えて該条件分岐
命令５の後続命令を順次パイプラインへ投入しておく方
法がとられているので特別な遅れは生じない。なお分岐
が成功した場合、予めパイプラインに投入さ九ていたこ
九らの後続命令は無効化されるので不都合は生じない。

第４図において、命令１の条件コードがサイクル■で設
定しているのにもかかわらずサイクル■で分岐成功判定
が行なわれるのは、次の理由による。

すなわち、サイクル■で分岐成功判定を行なうと決めて
しまうと、何かの都合で命令１の条件コードがサイクル
■で設定できなかった場合に、誤った分岐をしてしまう
からである。

したがって、従来の技術では、先の命令の条件コードが
必ず確定しているサイクル■（分岐命令の実行サイクル
）で分岐成功判定を行なうものである。

なお、この種の装置として関連するものには例えば、特
開昭６３−２４７８３３号公報に示される装置が挙げら
れる。

〔発明が解決しようとする課題〕

上記従来技術は条件コードが条件分岐命令の実行サイク
ルより早期に確定している場合の分岐成功／不成功判定
について配慮がされておらず、条件コード、分岐条件と
もに確定しているにもかかわらず分岐成功／不成功判定
が該条件分岐命令の実行サイクルまで待たされ、ひいて
は分岐先命令の解読、実行が遅れることがあるという問
題があった・ 本発明は条件コードが条件分岐命令の実行サイクルより
早期に確定している場合の分岐成功／不成功判定を早め
ることを目的としており、さらに分岐先命令の解読、実
行を早めることを目的とする。

〔課題を解決するための手段〕

上記目的を達成するために、条件分岐命令の有効性を示
す第１の表示子と、条件コードの有効性を示す第２の表
示子と、上記第１の表示子と第２の表示子の状態を制御
する条件分岐命令制御回路を設け、上記第１の表示子の
状態と上記第２の表示子の状態と条件比較回路による条
件比較結果より分岐成功／不成功判定を行うものである
。

〔作用〕

条件分岐命令が解読されるとその分岐条件を分岐条件格
納手段に設定すると同時に条件分岐命令の有効性を示す
第１の表示子をＯＮ状態とする。

一方、該条件分岐命令が必要とする条件コードが条件コ
ード格納手段に設定されると同時に条件コートの有効性
を示す第２の表示子をＯＮ状態とする。上記第１の表示
子と第２の表示子の両方がＯＮ状態であるとき、条件比
較回路からの条件比較結果により分岐成功／不成功判定
を行う。該分岐成功／不成功判定により第１の表示子を
ＯＦＦ状態とするため、次サイクル以降の分岐成功／不
成功判定は抑止される。

このように条件分岐命令がパイプラインに投入される毎
に、条件分岐命令の有効性を示す第１の表示子と条件コ
ードの有効性を示す第２の表示子を監視しつづけ分岐成
功／不成功判定を行う。

〔実施例〕

以下、本発明の実施例を第１図により説明する。

１００は命令バッファ、１０１は命令バッファの制御を
行う命令バッファ制御回路、１０２は命令バッファ１０
０から命令を選択するための選択回路、１０３は上記選
択回路１０２の制御を行う命令読出し制御回路、１０４
は上記選択回路１０２により選択された命令を格納する
命令レジスタ、１０５は命令レジスタ１０４に格納され
た命令の解読を行う命令解読回路、１０６はアドレス計
算を行うアドレス計算回路、１０７はメモリ、１０８は
演算ユニット、１０９は演算ユニット１０８により求ま
る条件コードを格納する条件コード格納レジスタ、１１
０は条件分岐命令の分岐条件を格納する分岐条件格納レ
ジスタ、１１１は上記条件コード格納レジスタ１０９と
上記分岐条件格納レジスタ１１０より該条件分岐命令の
条件比較を行う条件比較回路、１１３は条件分岐命令の
有効性を示す表示子（Ｂ　ＣＶａｌｉｄ）、１１４は該
条件分岐命令の必要とする条件コートの有効性を示す表
示子（ＣＣＶａｌｉｄ）　、　！１２は上記ＢＣＶａｌ
ｉｄｌ１３とＣＣＶａｌｉｄｌ１４の状態を制御する条
件分岐命令制御回路、１１５は該条件分岐命令の分岐成
功／不成功判定信号である。

第２図に示すパイプラインのフロー図を用いて本実施例
の動作を説明する。第２図は第４図に示した従来方式の
フロー図に対応するものであり、図中の記号、番号およ
び適用されている命令等の具体例は共通であるので重複
する説明は省酩する。

命令１はサイクル■でパイプラインに投入され、サイク
ル■で演算を実行し、サイクルｅ７で条件コードを設定
するとともにＣＣ〜’ａｌｉｄをＯＮ状態とする。命令
２はサイクル■にパイプラインへ投入され、サイクルＣ
で演算を実行する。このとき命令２は条件コードを変更
しない命令であるため、命令１で設定した条件コードは
変更されない。条件分岐命令５はサイクル■にパイプラ
インへ投入される。条件分岐命令５の分岐条件はサイク
ル■で設定するとともにＢ　ＣＶａｌｉｄ　ＯＮ状態と
する。

次に、ＢＣＶａｌｉｄとＣＣＶａｌｉｄの両方が０Ｎｉ
ｔｋ態となったサイクル■で、条件比較回路からの比較
結果により条件成功判定が行われる。また、該条件成功
判定により、ＢＣＶａｌｉｄはサイクル■で○ＦＦ状態
とする。

一方、該条件分岐命令５はサイクル■で分岐先命令のア
ドレス計算を行いサイクル■でメモリから分岐先命令を
読出し、命令６をパイプラインに投入する。

これにより、該条件分岐命令５のパイプライン投入から
４サイクル（分岐先命令の読出しに必要なサイクル）後
のサイクル■に１分岐先命令である命令６がパイプライ
ンへ投入される。

また、分岐先アドレスを含む情報を登録する連想記憶手
段を設け、該条件分岐命令５の分岐先命令をこの連想記
憶手段を用いて先読みを行った場合、命令６は分岐成功
判定の行われたｌサイクル後のサイクル■にパイプライ
ンへ投入することが可能である。

また、上記ＣＣＶａｌｉｄと上記Ｂ　ＣＶ　ａ　１　ｉ
ｄと上記条件分岐命令制御回路と上記条件コード格納レ
ジスタと上記分岐条件格納レジスタと上記条件比較回路
とを複数もつことにより、パイプラインに複数の条件分
岐命令が投入された場合、各々独立に該条件分岐命令の
分岐成功／不成功判定を行うことが可能である。

本実施例によれば、第２図に示すように、条件分岐命令
の分岐成功／不成功判定を早めることが可能となり、さ
らに分岐先命令の解読、実行を早めることができる。こ
のため、パイプラインの効率が向上し、処理装置の処理
速度が改善される。

〔発明の効果〕

本発明によれば、条件分岐命令の分岐成功／不成功判定
を早めることができるので、分岐先命令の解読５実行を
早める効果がある。

また、このためパイプラインの効率が向上し、処理装置
の処理速度が改善される効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明の実施例の動作の一例を示すパイプラインのフロー
図、第３図は従来技術の一例を示すブロック図、第４図
は従来技術における動作の一例を示すパイプラインのフ
ロー図である。 １００・・・命令バッファ、１０１・・・命令バッファ
制御回路、１０２・・・選択回路、１０３・・・命令読
出し制御回路、１０４・・命令レジスタ、１０５・・・
命令解読回路、１０６・・・アドレス計算回路、１０７
・・・メモリ、１０８・演算ユニット、１０９・・条件
コード格納レジスタ、１１０・・・分岐条件格納レジス
タ、１１１・・・条件比較回路、２１２・・・条件分岐
命令制御回路、１１３・・・条件分岐命令の有効性を示
す表示子（Ｂ　ＣＶａｌｉｄ）　、　１１４・・・条件
コードの有効性を示す表示子（ＣＣＶａｌｉｄ）　、１
１５・・分岐成功／不成功判定信号。 ８１　図 亮 図 寸イクルの■■■■■■■■■■＠＠■■算 図

Claims (1)

1. 【特許請求の範囲】 １、条件分岐命令の分岐条件を格納する手段と、該条件
   分岐命令の分岐成功／不成功判定を行うために必要な条
   件コードを格納する手段と、上記分岐条件格納手段と上
   記条件コード格納手段を用いて条件比較を行う条件比較
   回路を持つパイプライン方式の処理装置において、条件
   分岐命令の有効性を示す第１の表示子と、条件コードの
   有効性を示す第２の表示子と、上記第１の表示子と上記
   第２の表示子の状態を制御する条件分岐命令制御回路と
   、上記第１の表示子の状態と上記第２の表示子の状態と
   上記条件比較回路による条件比較結果より該条件分岐命
   令の分岐成功／不成功判定を行う手段を有することを特
   徴とする条件分岐命令制御方式。 ２、上記第１の表示子は、条件分岐命令がパイプライン
   に投入され、かつ該条件分岐命令の分岐成功／不成功判
   定がまだ行われていない状態のとき第１の状態をとり、
   条件分岐命令がパイプラインに投入されていない状態及
   び、該条件分岐命令の分岐成功／不成功判定が既に行わ
   れた状態のとき第２の状態をとり、第２の状態であると
   きには分岐成功／不成功判定を行わないことを特徴とす
   る請求項（１）記載の条件分岐命令制御方式。 ３、上記第２の表示子は、条件分岐命令が必要とする条
   件コードが有効な状態のとき第１の状態をとり、該条件
   分岐命令が必要とする条件コードが無効な状態のとき第
   ２の状態をとり、第２の状態であるときには分岐成功／
   不成功判定を行わないことを特徴とする請求項（１）記
   載の条件分岐命令制御方式。 ４、分岐命令の命令アドレスを含む情報をキーとして分
   岐先命令アドレスを含む情報を出力する連想記憶手段を
   設け、該連想記憶から読出した分岐先命令アドレスを用
   いて、分岐命令の解読以前に分岐先命令の先読みを行う
   ことを特徴とする、請求項（１）記載の条件分岐命令制
   御方式。 ５、上記分岐条件格納手段と、上記条件コード格納手段
   と、上記条件比較回路と、上記第１の表示子と、上記第
   ２の表示子を複数もつことを特徴とする請求項（１）記
   載の条件分岐命令制御方式。