JPS60175147A - 命令先取方式 - Google Patents
命令先取方式Info
- Publication number
- JPS60175147A JPS60175147A JP3068084A JP3068084A JPS60175147A JP S60175147 A JPS60175147 A JP S60175147A JP 3068084 A JP3068084 A JP 3068084A JP 3068084 A JP3068084 A JP 3068084A JP S60175147 A JPS60175147 A JP S60175147A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- prefetching
- instructions
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は中央処理装置が主記憶装置から命令を取出すと
き一つの命令を処理中に次以後の命令を先取シしてレジ
スタに記憶する命令先取方式に関する。
き一つの命令を処理中に次以後の命令を先取シしてレジ
スタに記憶する命令先取方式に関する。
（従来技術とその問題点）
従来の命令先取方式は中央処理装置（ＣＰＵ）が複数命
令を記憶する命令先取レジスタを有し、主記憶装置（Ｍ
Ｍ）からデータ路を介して一つの命令を取出したとき、
オペランド呼出しまでの間、この命令による内部演算処
理を実行すると共にとの命令に含まれる次の命令アドレ
スを用いて次の命令を受け前記命令先取レジスタに記憶
することによシ、次の順序の命令の取出しのときは主記
憶装置で指定する命令の記憶領域を呼出すことなく前記
命令先取レジスタに記憶した命令を直接取出すことがで
きる。従って命令先取レジスタに先取シ記憶した命令を
取出した分だけ命令呼出し時間が短縮できる。このよう
な命令先取レジスタを有する中央処理装置は主記憶装置
から命令の一つ宛を取出し命令先取レジスタに余分な情
報、例えば誤符号、を付与しないで記憶するので、命令
の内部演算処理時間が短いときは命令の先取シが不能と
なシ命令先取効果を発揮できず、また先取シ命令に誤シ
があるときは誤シ処理時間が必要となる。
令を記憶する命令先取レジスタを有し、主記憶装置（Ｍ
Ｍ）からデータ路を介して一つの命令を取出したとき、
オペランド呼出しまでの間、この命令による内部演算処
理を実行すると共にとの命令に含まれる次の命令アドレ
スを用いて次の命令を受け前記命令先取レジスタに記憶
することによシ、次の順序の命令の取出しのときは主記
憶装置で指定する命令の記憶領域を呼出すことなく前記
命令先取レジスタに記憶した命令を直接取出すことがで
きる。従って命令先取レジスタに先取シ記憶した命令を
取出した分だけ命令呼出し時間が短縮できる。このよう
な命令先取レジスタを有する中央処理装置は主記憶装置
から命令の一つ宛を取出し命令先取レジスタに余分な情
報、例えば誤符号、を付与しないで記憶するので、命令
の内部演算処理時間が短いときは命令の先取シが不能と
なシ命令先取効果を発揮できず、また先取シ命令に誤シ
があるときは誤シ処理時間が必要となる。
このように、従来の命令先取方式は中央処理装置が命令
先取レジスタを有し、主記憶装置を直接呼出すように構
成されているので命令先取効果を発揮できない機会を生
じると共に先取命令の誤シに対する処理時間を含むとい
う中央処理装置の処理能力の劣化を促すような問題点が
あった。
先取レジスタを有し、主記憶装置を直接呼出すように構
成されているので命令先取効果を発揮できない機会を生
じると共に先取命令の誤シに対する処理時間を含むとい
う中央処理装置の処理能力の劣化を促すような問題点が
あった。
（発明の目的）
本発明の目的は中央処理装置と主記憶装置との間に命令
先取制御手段を設け、この命令先取制御手段に誤シ情報
付きの命令先取レジスタを備え且つ命令コードから次の
先取命令数を解読して主記憶装置から高速で命令先取シ
をすることによシ上記問題点を解決し、命令先取シの失
敗機会および誤シ検出処理時間を解消して中央処理装置
の処理能力の向上が得られる命令先取方式を提供するこ
とにある。
先取制御手段を設け、この命令先取制御手段に誤シ情報
付きの命令先取レジスタを備え且つ命令コードから次の
先取命令数を解読して主記憶装置から高速で命令先取シ
をすることによシ上記問題点を解決し、命令先取シの失
敗機会および誤シ検出処理時間を解消して中央処理装置
の処理能力の向上が得られる命令先取方式を提供するこ
とにある。
（発明の構成）
本発明による命令先取方式の横木構成は、中央処理装置
が第１の命令を取出したときこの第１の ゛命令に含ま
れた次の順序の命令情報を知シｊ胆次続く命令を次つぎ
に主記憶装置から取出して前記第１の命令の演算処理終
了前に命令先取レジスタに記憶し且つ一つの命令の演算
処理が終了したとき次の命令を前記命令先取レジスタか
ら取出すべく構成した命令先取方式において、前記命令
先取レジスタを内蔵し、命令取出要求を受けたとき、前
記命令先取レジスタに第２の命令の記憶を有する場合は
この第２の命令を取出して前記中央処理装置へ第１のデ
ータ路を介して出力し、前記命令先取レジスタに命令の
記憶がない場合は前記主記憶装置から第２のデータ路を
介して第３の命令を取出し前記第１のデータ路を介して
出力し、他方前記命令先取レジスタの命令情報記憶領域
に記憶余り 裕がある場合は前記第１のデータ路から出力する命令を
引取シこの命令の実行時間路る前に先取可能な命令数を
解読して命令を連続して複数個宛高速によシ前記主記憶
装置から先取して前記命令光′取レジスタに記憶する命
令先取１ｔｉｌＪ御手段を備えることを特徴とする。
が第１の命令を取出したときこの第１の ゛命令に含ま
れた次の順序の命令情報を知シｊ胆次続く命令を次つぎ
に主記憶装置から取出して前記第１の命令の演算処理終
了前に命令先取レジスタに記憶し且つ一つの命令の演算
処理が終了したとき次の命令を前記命令先取レジスタか
ら取出すべく構成した命令先取方式において、前記命令
先取レジスタを内蔵し、命令取出要求を受けたとき、前
記命令先取レジスタに第２の命令の記憶を有する場合は
この第２の命令を取出して前記中央処理装置へ第１のデ
ータ路を介して出力し、前記命令先取レジスタに命令の
記憶がない場合は前記主記憶装置から第２のデータ路を
介して第３の命令を取出し前記第１のデータ路を介して
出力し、他方前記命令先取レジスタの命令情報記憶領域
に記憶余り 裕がある場合は前記第１のデータ路から出力する命令を
引取シこの命令の実行時間路る前に先取可能な命令数を
解読して命令を連続して複数個宛高速によシ前記主記憶
装置から先取して前記命令光′取レジスタに記憶する命
令先取１ｔｉｌＪ御手段を備えることを特徴とする。
また、本発明の別の構成は、前記命令先取制御手段が、
誤シ情報記憶領域および先取命令記憶領域を有しこの記
憶領域の記憶の有無を出力する命令先取レジスタと、こ
の命令先取レジスタに前記第２の命令の情報記憶があっ
て命令取出要求を受けたときはこの第２の命令をまた前
記命令先取Ｖジスタに情報記憶がなくて命令取出要求を
受けたときは前記卑記憶装置から前記第２のデータ路を
介して転送される第３の命令をそれぞれ選択する選択部
と、この選択部が出力した命令を取込みこの命令を解読
し先取命令数を出力する先取数・演出部と、前記命令先
取レジスタの記憶領域に記憶余裕があり且つ命令取出要
求を受けたとき前記先取数検出部からの先取命令数まで
前記主記憶装置４から命令を取出しこの取出した命令か
らジャンプ命令を読取したとき若しくは前記命令先取レ
ジスタの記憶領域に記憶余裕がないときは前記主記憶装
置からの命令呼出しを停止するべく制御する呼出制御部
と、を備えることを特徴とする。
誤シ情報記憶領域および先取命令記憶領域を有しこの記
憶領域の記憶の有無を出力する命令先取レジスタと、こ
の命令先取レジスタに前記第２の命令の情報記憶があっ
て命令取出要求を受けたときはこの第２の命令をまた前
記命令先取Ｖジスタに情報記憶がなくて命令取出要求を
受けたときは前記卑記憶装置から前記第２のデータ路を
介して転送される第３の命令をそれぞれ選択する選択部
と、この選択部が出力した命令を取込みこの命令を解読
し先取命令数を出力する先取数・演出部と、前記命令先
取レジスタの記憶領域に記憶余裕があり且つ命令取出要
求を受けたとき前記先取数検出部からの先取命令数まで
前記主記憶装置４から命令を取出しこの取出した命令か
らジャンプ命令を読取したとき若しくは前記命令先取レ
ジスタの記憶領域に記憶余裕がないときは前記主記憶装
置からの命令呼出しを停止するべく制御する呼出制御部
と、を備えることを特徴とする。
（実施例）
次に、本発明を実施例によシ図面を参照して説明する。
第１図は本発明の命令先取方式の一実施例を示す機能ブ
ロック図である。第１図において、中央処理装置（ＣＰ
Ｕ）１００とニブルモードを有する主記憶装置（ｋｌＭ
） ２００との間に命令先取制御手段（ＩＰＣ）３００
が配備され命令先取制御手段３００は制御部３１０．先
取数検出部３２０．呼出制御部３３０．命令先取レジス
タ３４０および選択部３５０を有する。制御部３１．０
は、中央処理装置１００からステータス路を介してステ
ー タス情報を受け命令取出し、メモリ読出し、メモリ
書込み等、処理中の状態を解読するステータス解読回路
３１１並びに制御路を介して制御情報をうけ記憶領域で
の読出しか書込かを解読する制御解読回路３１２を含み
制御情報が１書込み”のときは命令先取制御手段３００
を中央処理装置１００と主記憶装置２００とを直結する
ように切離し制御をする。先取数検出部３２０は、主記
憶装置２００からデータ路を介して転送された命令情報
から命令コードを読出しこの命令コードが持つ中央処理
装置１００の内部演算処理時間内にニブルモードで取出
せる先取り命令数を解読するコード解読回路３１１、命
令先欧レジスタ３４０が記憶余裕を持つことを記憶満杯
情報から取出す否定回路３２２゜並びにステータス解読
回路３１１から受信する命令取出要求報および否定回路
３２２の出力の記憶可能情報が存在するとき例えば読取
専用メモリ（ＲＯＭ）等により実現されるコード解読回
路３２１からの受取命令数を出力する論理積回路３２３
を有する。呼出制御部３３０は、この先取数検出部３２
０の受取命令数を受けるニブルカウンタ３３１゜このニ
ブルカウンタ３３１から駆動４１号を受け主記憶装置２
００にニブルモードを指定すると共に命令取出を要求す
る命令吐出口ｗｒ３３２．主記憶装置２００からデータ
路を介して命令情報を受け命令呼出回路：３３２の指示
によりゲートを開くゲート回路３ ：３３ 、このゲー
ト回路３３３を介した先取命令情報を読取る情報吐出回
路３ ：３４ 、この１゛）ｖ報呼出ｌＬ！回路３３４
からデータを受ける命令がジャンプ情報を有するジャン
プ命令のとき若しくは命令先取レジスタ３４０の命令記
憶領域が満杯のときは命令取出を停止させる制御部３３
５．並びに中央処理装置ｔｉｏｏからアドレス路を介し
て転送されるアドレス情報を読取シ記憶すると共に制御
回路３３５に接続するアドレスレジスタ３３６を有しニ
ブルカウンタ３３１が受信した先取命令数をカラ／りに
入れると共に命令呼出回路３３２に駆動を指示し主記憶
装置２００からデータ路を介して受けた命令情報によシ
カウンタを減算し、カウント”零”のときには駆動を停
止する。命令先取レジスタ３４０は、ゲート回路３３３
の出力の先取命令を記憶する命令記憶回路３４１．主記
憶装置２００からデータ誤シ路を介して誤シ情報を記憶
する誤記憶回路３４２．命令記憶回路３４１の記憶量を
位置で示すポインタ３４３を含み記憶が無くすべて空き
である信号および満杯で記憶する余地がない記憶満杯の
信号を出力する。選択部３５０は、否定回路３５１．論
理積回路３５２〜３５４を有し命令先取レジスタ３４０
の記憶無しに対しては主記憶装置２００からのデータ（
命令情報）を他方記憶命令があるときは命令先取レジス
タ３４０の記憶回路３４１から先取命令をそれぞれ取込
んで中央処理装置１００からステータス路を介して受信
した命令先取情報を受信する間だけ出力する。主記憶装
置２００からデータ路を介して転送される命令は一方で
ゲート回路３３３を介して命令先取レジスタ３４０の記
憶回路３４１へ、他方で選択部の論理積回路３５３によ
シ命令先取レジスタ３４０の記憶回路３４１に先取命令
なしの条件および論理積回路３５４で命令取出し状態の
条件をもってデータ路を介し、中央処理装置１００へ、
それぞれ達する。
ロック図である。第１図において、中央処理装置（ＣＰ
Ｕ）１００とニブルモードを有する主記憶装置（ｋｌＭ
） ２００との間に命令先取制御手段（ＩＰＣ）３００
が配備され命令先取制御手段３００は制御部３１０．先
取数検出部３２０．呼出制御部３３０．命令先取レジス
タ３４０および選択部３５０を有する。制御部３１．０
は、中央処理装置１００からステータス路を介してステ
ー タス情報を受け命令取出し、メモリ読出し、メモリ
書込み等、処理中の状態を解読するステータス解読回路
３１１並びに制御路を介して制御情報をうけ記憶領域で
の読出しか書込かを解読する制御解読回路３１２を含み
制御情報が１書込み”のときは命令先取制御手段３００
を中央処理装置１００と主記憶装置２００とを直結する
ように切離し制御をする。先取数検出部３２０は、主記
憶装置２００からデータ路を介して転送された命令情報
から命令コードを読出しこの命令コードが持つ中央処理
装置１００の内部演算処理時間内にニブルモードで取出
せる先取り命令数を解読するコード解読回路３１１、命
令先欧レジスタ３４０が記憶余裕を持つことを記憶満杯
情報から取出す否定回路３２２゜並びにステータス解読
回路３１１から受信する命令取出要求報および否定回路
３２２の出力の記憶可能情報が存在するとき例えば読取
専用メモリ（ＲＯＭ）等により実現されるコード解読回
路３２１からの受取命令数を出力する論理積回路３２３
を有する。呼出制御部３３０は、この先取数検出部３２
０の受取命令数を受けるニブルカウンタ３３１゜このニ
ブルカウンタ３３１から駆動４１号を受け主記憶装置２
００にニブルモードを指定すると共に命令取出を要求す
る命令吐出口ｗｒ３３２．主記憶装置２００からデータ
路を介して命令情報を受け命令呼出回路：３３２の指示
によりゲートを開くゲート回路３ ：３３ 、このゲー
ト回路３３３を介した先取命令情報を読取る情報吐出回
路３ ：３４ 、この１゛）ｖ報呼出ｌＬ！回路３３４
からデータを受ける命令がジャンプ情報を有するジャン
プ命令のとき若しくは命令先取レジスタ３４０の命令記
憶領域が満杯のときは命令取出を停止させる制御部３３
５．並びに中央処理装置ｔｉｏｏからアドレス路を介し
て転送されるアドレス情報を読取シ記憶すると共に制御
回路３３５に接続するアドレスレジスタ３３６を有しニ
ブルカウンタ３３１が受信した先取命令数をカラ／りに
入れると共に命令呼出回路３３２に駆動を指示し主記憶
装置２００からデータ路を介して受けた命令情報によシ
カウンタを減算し、カウント”零”のときには駆動を停
止する。命令先取レジスタ３４０は、ゲート回路３３３
の出力の先取命令を記憶する命令記憶回路３４１．主記
憶装置２００からデータ誤シ路を介して誤シ情報を記憶
する誤記憶回路３４２．命令記憶回路３４１の記憶量を
位置で示すポインタ３４３を含み記憶が無くすべて空き
である信号および満杯で記憶する余地がない記憶満杯の
信号を出力する。選択部３５０は、否定回路３５１．論
理積回路３５２〜３５４を有し命令先取レジスタ３４０
の記憶無しに対しては主記憶装置２００からのデータ（
命令情報）を他方記憶命令があるときは命令先取レジス
タ３４０の記憶回路３４１から先取命令をそれぞれ取込
んで中央処理装置１００からステータス路を介して受信
した命令先取情報を受信する間だけ出力する。主記憶装
置２００からデータ路を介して転送される命令は一方で
ゲート回路３３３を介して命令先取レジスタ３４０の記
憶回路３４１へ、他方で選択部の論理積回路３５３によ
シ命令先取レジスタ３４０の記憶回路３４１に先取命令
なしの条件および論理積回路３５４で命令取出し状態の
条件をもってデータ路を介し、中央処理装置１００へ、
それぞれ達する。
次に第２図（ａ）、Φ）のフローチャートに第１図を併
せ参照して第１図の主要動作として中央処理装置が命令
取出しを要求し内部演算処理してオペランド呼出しする
までの間に命令先取シする手順の一例について説明する
。まず、中央処理装置（ＣＰＵ）１００が制御路に読出
情報を又アドレス路に読出す命令のアドレスをそれぞれ
送出し命令取出要求（動作ステップ■）する。主記憶装
置（ＭＭ）は制御路およびアドレス路からそれぞれの情
報を受信し続出情報と命令アドレスを解読して命令ゲー
トを開く（動作ステップ■）。一方、中央処理装置１０
０は命令先取制御手段（ＮＰＣ）３００にステータス路
を介して”命令取出”のステータス情報を送夛命令取出
要求を通知するので、この通知を命令先取制御手段３０
０はステータス解読回路３１１で受け６命令取出”を解
読（動作ステップ■）シ、先取数検出部３２０及び選択
部３５０に出力する。命令先取レジスタ３４０はポイン
タ３４３が記憶回路３４１の記憶命令の有無および記憶
可否を出力しているので、命令先取制御手段３００はま
ず記憶命令の有無を判断（動作ステップ■）し、１記憶
無”のときは主記憶装置２００からのデータ路を収容接
続する論理積回路３５３のゲートを開き、ステータス解
読回路３１１からの命令取出情報によシゲートが開から
れた論理積回路３５４に出力し、データ路を介して中央
処理装置１００へ主記憶装置２００からの命令を転送（
動作ステップ■）することによシ命令取出し手順が完了
する。
せ参照して第１図の主要動作として中央処理装置が命令
取出しを要求し内部演算処理してオペランド呼出しする
までの間に命令先取シする手順の一例について説明する
。まず、中央処理装置（ＣＰＵ）１００が制御路に読出
情報を又アドレス路に読出す命令のアドレスをそれぞれ
送出し命令取出要求（動作ステップ■）する。主記憶装
置（ＭＭ）は制御路およびアドレス路からそれぞれの情
報を受信し続出情報と命令アドレスを解読して命令ゲー
トを開く（動作ステップ■）。一方、中央処理装置１０
０は命令先取制御手段（ＮＰＣ）３００にステータス路
を介して”命令取出”のステータス情報を送夛命令取出
要求を通知するので、この通知を命令先取制御手段３０
０はステータス解読回路３１１で受け６命令取出”を解
読（動作ステップ■）シ、先取数検出部３２０及び選択
部３５０に出力する。命令先取レジスタ３４０はポイン
タ３４３が記憶回路３４１の記憶命令の有無および記憶
可否を出力しているので、命令先取制御手段３００はま
ず記憶命令の有無を判断（動作ステップ■）し、１記憶
無”のときは主記憶装置２００からのデータ路を収容接
続する論理積回路３５３のゲートを開き、ステータス解
読回路３１１からの命令取出情報によシゲートが開から
れた論理積回路３５４に出力し、データ路を介して中央
処理装置１００へ主記憶装置２００からの命令を転送（
動作ステップ■）することによシ命令取出し手順が完了
する。
中央処理装置１００は、この取出した命令に従って内部
演算処理（動作ステップ■）する。この内部演算処理の
動作ステップ■が終ったとき、中央処理装置１００は次
の動作としてオペランド呼゛出しく動作ステップ■）を
実行するが、前述の動作ステップ■の命令取出情報の解
読から動作ステップ■の中央処理装置１００の内部演算
処理終了までの時間内に命令先取制御手段３００が次の
命令を先取シして命令先取レジスタ３４０に記憶する。
演算処理（動作ステップ■）する。この内部演算処理の
動作ステップ■が終ったとき、中央処理装置１００は次
の動作としてオペランド呼゛出しく動作ステップ■）を
実行するが、前述の動作ステップ■の命令取出情報の解
読から動作ステップ■の中央処理装置１００の内部演算
処理終了までの時間内に命令先取制御手段３００が次の
命令を先取シして命令先取レジスタ３４０に記憶する。
すなわち動作ステップ■で命令先取制御手段３００の選
択部３５０が出力した命令を先取数検出部３２０のコー
ド解読回路３２１が読取シ、命令コードから動作ステッ
プ■の処理時間を判定しニブルモードで先取可能な命令
数を解読（動作ステップ■）して論理積回路３２３に出
力する。ここで、コード解読回路３２１は解読した数値
が”零”、すなわち次の命令がジャンプ命令かどうかを
判定（動作ステップ■）シ、他方命令先取レジスタ３４
０の記憶可否を命令先取レジスタ３４０からの記憶満杯
情報を否定回路３２２を介して受信する記憶再情報で判
定（動作ステップ［相］）し、ジャンプ命令なし及び先
取レジスタ記憶可の両者の条件で論理積回路３２３を介
して呼出制御部３３０のニブルカウンタ３３１に前記動
作ステップ■で解読した先取命令数を送込み、直ちに命
令呼出回路３３２を駆動して主記憶装置２００をニブル
モード指定して呼出し、命令取出要求すると共に命令先
取レジスタ３４０へのゲート回路３３３を開く（動作ス
テップ０）。呼出された主記憶装置２００が命令ゲート
を開く（＠作ステップ■）と、命令先取制御手段３００
はデータ路からゲート回路３３３を介して命令先取レジ
スタ３４０が命令記憶回路３４１に命令を読込み（動作
ステップ０）、ポインタ３４３を動かして記憶満杯かど
うかの判定（動作ステップ０）をする。一方、動作ステ
ップ０でのゲート回路３３３の出力は情報読出回路３３
４に入力して命令情報を読出しく動作ステップ・）、情
報がジャンプ命令かどうかの判定（動作ステップ［相］
）をする。動作ステップ０で記憶満杯でなく記憶可能な
とき及び動作ステップ［株］でジャンプ命令ではないと
きはニブルカウンタ３３１のカウンタが零かどうかを判
定（動作ステップ＠）シ、”零″でないときは動作ステ
ップ０に戻シ次の命令のゲートを開くよう主記憶装置２
００を呼出し、ニブルカウンタ３３１のカウンタが”零
”になったとき主記憶装置２００の呼出しを停止（動作
ステップ［株］）して中央処理装置１００の内部演算処
理（動作ステップ■）の終了を待ち、動作ステップ■に
続く。
択部３５０が出力した命令を先取数検出部３２０のコー
ド解読回路３２１が読取シ、命令コードから動作ステッ
プ■の処理時間を判定しニブルモードで先取可能な命令
数を解読（動作ステップ■）して論理積回路３２３に出
力する。ここで、コード解読回路３２１は解読した数値
が”零”、すなわち次の命令がジャンプ命令かどうかを
判定（動作ステップ■）シ、他方命令先取レジスタ３４
０の記憶可否を命令先取レジスタ３４０からの記憶満杯
情報を否定回路３２２を介して受信する記憶再情報で判
定（動作ステップ［相］）し、ジャンプ命令なし及び先
取レジスタ記憶可の両者の条件で論理積回路３２３を介
して呼出制御部３３０のニブルカウンタ３３１に前記動
作ステップ■で解読した先取命令数を送込み、直ちに命
令呼出回路３３２を駆動して主記憶装置２００をニブル
モード指定して呼出し、命令取出要求すると共に命令先
取レジスタ３４０へのゲート回路３３３を開く（動作ス
テップ０）。呼出された主記憶装置２００が命令ゲート
を開く（＠作ステップ■）と、命令先取制御手段３００
はデータ路からゲート回路３３３を介して命令先取レジ
スタ３４０が命令記憶回路３４１に命令を読込み（動作
ステップ０）、ポインタ３４３を動かして記憶満杯かど
うかの判定（動作ステップ０）をする。一方、動作ステ
ップ０でのゲート回路３３３の出力は情報読出回路３３
４に入力して命令情報を読出しく動作ステップ・）、情
報がジャンプ命令かどうかの判定（動作ステップ［相］
）をする。動作ステップ０で記憶満杯でなく記憶可能な
とき及び動作ステップ［株］でジャンプ命令ではないと
きはニブルカウンタ３３１のカウンタが零かどうかを判
定（動作ステップ＠）シ、”零″でないときは動作ステ
ップ０に戻シ次の命令のゲートを開くよう主記憶装置２
００を呼出し、ニブルカウンタ３３１のカウンタが”零
”になったとき主記憶装置２００の呼出しを停止（動作
ステップ［株］）して中央処理装置１００の内部演算処
理（動作ステップ■）の終了を待ち、動作ステップ■に
続く。
動作ステップ■および［相］でジャンプ命令のとき並び
に動作ステップ０で記憶満杯のときは動作ステップ＠と
同様にニブルカウンタを６零”にして主記憶装置２００
の呼出を停止する。
に動作ステップ０で記憶満杯のときは動作ステップ＠と
同様にニブルカウンタを６零”にして主記憶装置２００
の呼出を停止する。
また、前述の動作ステップ■で命令先取レジスタ３４０
に記憶命令があるときは論理積回路３５２が記憶無情報
を否定回路３５１を介して入力しているので、直ちに命
令記憶回路３４１の出力のゲートを開き動作ステップ■
の命令取出情報を得て論理積回路３５４のゲートも開い
て命令先取レジスタ３４０の命令を中央処理装置１００
に転送（動作ステップ■）すると共にコード解読回路３
２１にも転送し、動作ステップ■および■に続く手順と
なる。
に記憶命令があるときは論理積回路３５２が記憶無情報
を否定回路３５１を介して入力しているので、直ちに命
令記憶回路３４１の出力のゲートを開き動作ステップ■
の命令取出情報を得て論理積回路３５４のゲートも開い
て命令先取レジスタ３４０の命令を中央処理装置１００
に転送（動作ステップ■）すると共にコード解読回路３
２１にも転送し、動作ステップ■および■に続く手順と
なる。
このように、本実施例では命令先取時にニブルモード等
の高速呼出手段を用いるので先取命令数の制限が拡大さ
れ且つ主記憶装置との接続路の占有度を小さくするとい
う効果がある。
の高速呼出手段を用いるので先取命令数の制限が拡大さ
れ且つ主記憶装置との接続路の占有度を小さくするとい
う効果がある。
上記実施例で実際には読出しを終了したとき終了情報を
転送して開いたゲートを閉じるが、この情報路および動
作手順の説明は省略した。また、呼出方式としてニブル
モードを採用して説明したが、ニブルモードに限定せず
他の高速呼出様式であっても同様の機能を発揮できる。
転送して開いたゲートを閉じるが、この情報路および動
作手順の説明は省略した。また、呼出方式としてニブル
モードを採用して説明したが、ニブルモードに限定せず
他の高速呼出様式であっても同様の機能を発揮できる。
論理回路を含め各機能部の回路構成はそれぞれの機能を
発揮するものであればよく、上記説明に限定されるもの
ではない。
発揮するものであればよく、上記説明に限定されるもの
ではない。
（発明の効果）
以上説明したように、本発明の命令先取方式によれば中
央処理装置と主記憶装置との間に命令先取手段を設け、
この命令先取手段に誤シ情報付きの命令先取レジスタを
備え、命令コードから次の先取命令数を解読して主記憶
装置から高速で前記解読した数の命令を先取シすること
によシ上記問題点を解決し、命令先取シの失敗機会およ
び誤シ検出処理時間を解消する中央処理装置の処理能方
向上という効果が得られる。
央処理装置と主記憶装置との間に命令先取手段を設け、
この命令先取手段に誤シ情報付きの命令先取レジスタを
備え、命令コードから次の先取命令数を解読して主記憶
装置から高速で前記解読した数の命令を先取シすること
によシ上記問題点を解決し、命令先取シの失敗機会およ
び誤シ検出処理時間を解消する中央処理装置の処理能方
向上という効果が得られる。
第１図は本発明の命令先取方式の一実施例を示す機能ブ
ロック図、第２図（ａ）、（ｂ）は第１図の主要動作手
順を示すフローチャートである。 １００・・・・・・中央処理装置、２００・川・・主記
憶装置、３００・・・・・・命令先取制御手段、３２ｏ
・・・・・・先取数検出部、３３０・・・・・・呼出制
御部、３４ｏ・・・・・・命令先取レジスタ、３５０・
・・・・・選択部。 ゝ−−１〆−・ｒ 乃 ｌ 圀 Ｏｎ 乃 ？囚 （ｂ）
ロック図、第２図（ａ）、（ｂ）は第１図の主要動作手
順を示すフローチャートである。 １００・・・・・・中央処理装置、２００・川・・主記
憶装置、３００・・・・・・命令先取制御手段、３２ｏ
・・・・・・先取数検出部、３３０・・・・・・呼出制
御部、３４ｏ・・・・・・命令先取レジスタ、３５０・
・・・・・選択部。 ゝ−−１〆−・ｒ 乃 ｌ 圀 Ｏｎ 乃 ？囚 （ｂ）
Claims (1)
- 【特許請求の範囲】 （１ン 中央処理装置が第１、の命令を取出したときこ
の第１の命令に含まれた次の順序の命令情報を知シ順次
続く命令を次つぎに主記憶装置から取出して前記第１の
命令の演算処理終了前に命令先取レジスタに記憶し且つ
一つの命令の演算処理が終了したとき次の命令を前記命
令先取レジスタから取出すべく構成した命令先取方式に
おいて、前記命令先取レジスタを内蔵し、命令取出要求
を受けたとき、前記命令先取レジスタに第２の命令の記
憶を有する場合はこの第２の命令を取出して前記中央処
理装置へ第１のデータ路を介して出力し、前記命令先取
レジスタに命令の記憶がない場合は前記主記憶装置から
第２のデータ路を介して第３の命令を取出し前記第１の
データ路を介して出力し、他方前記命令先取レジスタの
命令情報記憶領域に記憶余裕がある場合は前記第１のデ
ータ路から出力する命令を引取シこの命令の実行時間終
了前に先取可能な命令数を解読して命令を連続して複数
個宛高速によシ前記主記憶装置から先取して前記命令先
取レジスタに記憶する命令先取制御手段を備えることを
特徴とする命令先取方式。 （２）前記命令先取制御手段が、誤シ情報記憶領域およ
び先取命令記憶領域を有しこの記憶領域の有無を出力す
る命令先取レジスタと、この命令先取レジスタに前記第
２の命令の情報記憶があって命令取出要求を受けたとき
はこの第２の命令をまた前記命令先取レジスタに情報記
憶がなくて命令取出要求を受けたときは前記主記憶装置
から前記第２のデータ路を介して転送される第３の命令
をそれぞれ選択する選択部と、この選択部が出力した命
令を取込みこの命令を解読し先取命令数を出力する先取
数検出部と、前記命令先取レジスタの記憶領域に記憶余
裕がｓｂ且つ命令取出要求を受けたとき前記先取数検出
部からの先取命令数まで前記主記憶装置から命令を取出
しこの取出した命令からジャンプ命令を読取したとき若
しくは前記命令先取レジスタの記憶領域に記憶余裕がな
いときは前記主記憶装置からの命令呼出しを停止するべ
く制御する呼出制御部と、を備えることを特徴とする特
許請求の範囲第（１）項記載の命令先取方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068084A JPS60175147A (ja) | 1984-02-21 | 1984-02-21 | 命令先取方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068084A JPS60175147A (ja) | 1984-02-21 | 1984-02-21 | 命令先取方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175147A true JPS60175147A (ja) | 1985-09-09 |
Family
ID=12310409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068084A Pending JPS60175147A (ja) | 1984-02-21 | 1984-02-21 | 命令先取方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175147A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298430A (ja) * | 1985-10-24 | 1987-05-07 | Nec Corp | マイクロプロセツサ |
| US5490718A (en) * | 1991-12-26 | 1996-02-13 | Toyota Jidosha Kabushiki Kaisha | Seat cushion structure for use in a front seat |
| JP2007290449A (ja) * | 2006-04-21 | 2007-11-08 | Delta Tooling Co Ltd | 乗物用シート |
| JP2008071061A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 情報処理装置 |
-
1984
- 1984-02-21 JP JP3068084A patent/JPS60175147A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298430A (ja) * | 1985-10-24 | 1987-05-07 | Nec Corp | マイクロプロセツサ |
| US5490718A (en) * | 1991-12-26 | 1996-02-13 | Toyota Jidosha Kabushiki Kaisha | Seat cushion structure for use in a front seat |
| JP2007290449A (ja) * | 2006-04-21 | 2007-11-08 | Delta Tooling Co Ltd | 乗物用シート |
| JP2008071061A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90804C (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| US6209085B1 (en) | Method and apparatus for performing process switching in multiprocessor computer systems | |
| US6230259B1 (en) | Transparent extended state save | |
| JPS61109146A (ja) | 先行制御方式 | |
| US5146581A (en) | Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks | |
| EP0166431B1 (en) | An information processing apparatus having an instruction prefetch circuit | |
| EP1000398B1 (en) | Isochronous buffers for mmx-equipped microprocessors | |
| JP3794918B2 (ja) | 復帰選択ビットを用いて分岐予測のタイプを分類する分岐予測 | |
| JPH0460720A (ja) | 条件分岐命令制御方式 | |
| EP0354740A2 (en) | Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction | |
| JPH0773104A (ja) | キャッシュ・システム | |
| JP3741870B2 (ja) | 命令及びデータの先読み方法、マイクロコントローラ、疑似命令検出回路 | |
| JPS60175147A (ja) | 命令先取方式 | |
| JPH06161779A (ja) | データ処理装置の割込み制御方式 | |
| JPS6112289B2 (ja) | ||
| JP3420091B2 (ja) | マイクロプロセッサ | |
| US4737908A (en) | Buffer memory control system | |
| JPH0342723A (ja) | データ処理装置 | |
| JPH02133842A (ja) | 中間バッファプリフェッチ制御方式 | |
| JP4111645B2 (ja) | キャッシュミスした後のメモリバスアクセス制御方式 | |
| JP2550408B2 (ja) | 条件分岐命令の制御方式 | |
| JP2766114B2 (ja) | 命令先取り装置 | |
| JPS62114036A (ja) | 計数分岐命令制御方式 | |
| JP2560312B2 (ja) | 情報処理システム | |
| JPH08286914A (ja) | メモリ制御装置 |