JPS62114036A - 計数分岐命令制御方式 - Google Patents
計数分岐命令制御方式Info
- Publication number
- JPS62114036A JPS62114036A JP25380185A JP25380185A JPS62114036A JP S62114036 A JPS62114036 A JP S62114036A JP 25380185 A JP25380185 A JP 25380185A JP 25380185 A JP25380185 A JP 25380185A JP S62114036 A JPS62114036 A JP S62114036A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- register
- history table
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の分岐命令の制御に関し。
特に、計数分岐命令の高速処理に関する。
従来、命令によって指定される汎用レジスタの内容を−
１加算し、その結果、汎用レジスタの内容がゼロならば
分岐せず、ゼロでなければ分岐するような計数分岐命令
（以下ＢＣＴ ：Ｂｔａｎｃｈ ｏｎ Ｃｏｕｎｔ命令
と呼ぶ）を処理する場合、 ＢＣＴ命令が分岐するかし
ないかは汎用レジスタの内容を−１加算した後でないと
判断できない。そのだめ、命令解読時には分岐成功／不
成功のどちらかに固定して命令の先取り（先行制御）を
行なっていた。
１加算し、その結果、汎用レジスタの内容がゼロならば
分岐せず、ゼロでなければ分岐するような計数分岐命令
（以下ＢＣＴ ：Ｂｔａｎｃｈ ｏｎ Ｃｏｕｎｔ命令
と呼ぶ）を処理する場合、 ＢＣＴ命令が分岐するかし
ないかは汎用レジスタの内容を−１加算した後でないと
判断できない。そのだめ、命令解読時には分岐成功／不
成功のどちらかに固定して命令の先取り（先行制御）を
行なっていた。
ところが、命令解読時に固定的に分岐成功／不成功を予
測した場合、この予測がはずれると、情報処理装置の性
能が実質的に低下する。従って。
測した場合、この予測がはずれると、情報処理装置の性
能が実質的に低下する。従って。
予測を正確とするため、命令解読時において、汎用レジ
スタの内容によって分岐の成功／不成功を予測するよう
にした計数分岐命令の制御がある（例えば特公昭５４−
２０３８５号公報）。
スタの内容によって分岐の成功／不成功を予測するよう
にした計数分岐命令の制御がある（例えば特公昭５４−
２０３８５号公報）。
ところで、命令の先取り（先行制御）を行なう情報処理
装置、特に１分岐ヒストリーテーブルにより分岐先アド
レスを予測し２分岐命令処理の高速化を計った情報処理
装置゛の場合、命令の取出しと同時に分岐先アドレスが
予測される。ところが。
装置、特に１分岐ヒストリーテーブルにより分岐先アド
レスを予測し２分岐命令処理の高速化を計った情報処理
装置゛の場合、命令の取出しと同時に分岐先アドレスが
予測される。ところが。
上述の分岐命令制御の場合、第３図に示すように。
分岐の成功／不成功の予測が命令解読時にならないと行
なわれないため１分岐先命令取出しに待ちが生ずるとい
う問題点がある。
なわれないため１分岐先命令取出しに待ちが生ずるとい
う問題点がある。
本発明の計数分岐命令制御方式は分岐ヒストリーテーブ
ルを用いて、命令の先取り制御を行う情報処理装置にお
いて、命令の先取りアドレスによりヒストリーテーブル
を索引する索引手段と、計数分岐命令の、命令語のアド
レスに対応して計数分岐命令が参照する汎用レジスタの
内容が予め定められた値と等しいかどうかを示す制御情
報を分岐ヒス） ＩＪ−テーブルに登録する登録手段と
、索引された分岐ヒストリーテーブルに登録されている
制御情報を読出す読出し手段と、この読出された制御情
報に応答して計数分岐命令の分岐成功及び不成功を判定
する判定手段とを有することを特徴とする。
ルを用いて、命令の先取り制御を行う情報処理装置にお
いて、命令の先取りアドレスによりヒストリーテーブル
を索引する索引手段と、計数分岐命令の、命令語のアド
レスに対応して計数分岐命令が参照する汎用レジスタの
内容が予め定められた値と等しいかどうかを示す制御情
報を分岐ヒス） ＩＪ−テーブルに登録する登録手段と
、索引された分岐ヒストリーテーブルに登録されている
制御情報を読出す読出し手段と、この読出された制御情
報に応答して計数分岐命令の分岐成功及び不成功を判定
する判定手段とを有することを特徴とする。
次に１本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す図であり、１は命令カ
ウンタ、２は書込みレジスタ、３はアドレスレジスタ、
４は汎用レジスタ（ＧＲ）、５はデコーダー、６は分岐
ヒストリーテーブル（ＢＨＴ ） 。
ウンタ、２は書込みレジスタ、３はアドレスレジスタ、
４は汎用レジスタ（ＧＲ）、５はデコーダー、６は分岐
ヒストリーテーブル（ＢＨＴ ） 。
７は比較器、８は制御回路、９は分岐先アドレスレジス
タ、１０はインバータ、１１．１２はアンドゲート、１
３．１４は選択器である。
タ、１０はインバータ、１１．１２はアンドゲート、１
３．１４は選択器である。
まず、 ＢＣＴ命令の実行によるＢ）（Ｔ ６への登録
について説明する。
について説明する。
第１図を参照して、 ＢＣＴ命令の実行サイクルの最後
に、とのＢＣＴ命令の命令アドレス及び分岐先アドレス
が演算ユニット１５から書込みレジスタレスレジスタ３
に設定される。次のサイクル、つまりＢＣＴ命令の結果
の格納サイクルにおいて、書込みレジスタ２が信号線２
０１を通して選択器１４によって選択され、 ＢＨＴ
６をアドレスして。
に、とのＢＣＴ命令の命令アドレス及び分岐先アドレス
が演算ユニット１５から書込みレジスタレスレジスタ３
に設定される。次のサイクル、つまりＢＣＴ命令の結果
の格納サイクルにおいて、書込みレジスタ２が信号線２
０１を通して選択器１４によって選択され、 ＢＨＴ
６をアドレスして。
書込みレジスタ２の内容がＢｌ（Ｔ ６に登録される。
同時に信号線４０１を介して汎用レジスタ（ＧＲ）４に
送られてくる汎用レジスタ更新データは、アドレスレジ
スタ３によりアドレスされるところに書込まれる。また
、デコーダー５によりこの更新データが”′１″である
かどうか検出され、その結果（予測情報）が信号線４０
２を介してＢＨＴ ６に登録され、登録動作が終了する
。従って、第２図に示すようにＢＨＴ ’６には命令ア
ドレス、分岐先アドレス、予測情報（制御情報）が登録
される。
送られてくる汎用レジスタ更新データは、アドレスレジ
スタ３によりアドレスされるところに書込まれる。また
、デコーダー５によりこの更新データが”′１″である
かどうか検出され、その結果（予測情報）が信号線４０
２を介してＢＨＴ ６に登録され、登録動作が終了する
。従って、第２図に示すようにＢＨＴ ’６には命令ア
ドレス、分岐先アドレス、予測情報（制御情報）が登録
される。
次に命令取出し時の動作について説明する。命令の先取
りが始まると、命令カウンタｌで示されるアドレスが信
号線１０１を介して選択器１３で選択され、記憶制御部
（図示せず）へ送出される。
りが始まると、命令カウンタｌで示されるアドレスが信
号線１０１を介して選択器１３で選択され、記憶制御部
（図示せず）へ送出される。
同時に命令カウンタ１の出力は選択器１４により選択さ
れて、 Ｂｆ（Ｔ ６を索引し、命令カウンタ１から取
出される命令語がＢＨＴ ６に登録されているかどうか
が比較器７によって７検索される。比較器７により上記
の命令語がＢＨＴ ６に登録されていることが検出され
ると、その旨が制御回路８に報告される。これを受けて
、制御回路８は信号線８０２を介してアンドゲート１１
及び１２に対して分岐の判定タイミングを供給する。即
ち、アンドゲート１１及び１２を有効にする。一方、
ＢＨＴ ６に登録されている予測情報が読出され、信号
線６０１を介してアンドゲート１１（インバータ１０を
介して）及びアンドゲート１２に報告され１分岐の成功
／不成功が判定される。アンドゲート１１で分岐成功が
判定されると、制御回路８は信号線８０１を介して分岐
先アドレスレジスタ９にセット信号を送出し１分岐先命
令取出し処理を行なう。
れて、 Ｂｆ（Ｔ ６を索引し、命令カウンタ１から取
出される命令語がＢＨＴ ６に登録されているかどうか
が比較器７によって７検索される。比較器７により上記
の命令語がＢＨＴ ６に登録されていることが検出され
ると、その旨が制御回路８に報告される。これを受けて
、制御回路８は信号線８０２を介してアンドゲート１１
及び１２に対して分岐の判定タイミングを供給する。即
ち、アンドゲート１１及び１２を有効にする。一方、
ＢＨＴ ６に登録されている予測情報が読出され、信号
線６０１を介してアンドゲート１１（インバータ１０を
介して）及びアンドゲート１２に報告され１分岐の成功
／不成功が判定される。アンドゲート１１で分岐成功が
判定されると、制御回路８は信号線８０１を介して分岐
先アドレスレジスタ９にセット信号を送出し１分岐先命
令取出し処理を行なう。
一方、アンドゲート１２で分岐不成功が判定されると、
命令カウンタ１の出力がＢＨＴ ６に登録さく６） れていなかった場合と同様にして、制御回路８は分岐先
アドレスレジスタ９にセット信号を送出せず、従って９
分岐先命令取出しは実行されない。
命令カウンタ１の出力がＢＨＴ ６に登録さく６） れていなかった場合と同様にして、制御回路８は分岐先
アドレスレジスタ９にセット信号を送出せず、従って９
分岐先命令取出しは実行されない。
以上説明したように本発明では１分岐ヒストリーテーブ
ル中にＢＣＴ命令が参照する汎用レジスタの内容が”ｌ
＃であることを示す情報（制御情報）を格納することに
より、 ＢＣＴ命令の解読サイクルまで待たずに分岐成
功／不成功の判定が行なえるだめ、 ＢＣＴ命令処理が
高速化されるという効果がある。
ル中にＢＣＴ命令が参照する汎用レジスタの内容が”ｌ
＃であることを示す情報（制御情報）を格納することに
より、 ＢＣＴ命令の解読サイクルまで待たずに分岐成
功／不成功の判定が行なえるだめ、 ＢＣＴ命令処理が
高速化されるという効果がある。
また１本発明では９分岐成功／不成功の判定を早めに行
っているから、余分なメモリアクセスをなくすことがで
き、情報処理装置の性能を向上させることができるとい
う効果がある。
っているから、余分なメモリアクセスをなくすことがで
き、情報処理装置の性能を向上させることができるとい
う効果がある。
第１図は本発明の一実施例を示す図、第２図は分岐ヒス
トリーテーブルの情報を示す図、第３図は分岐予測の判
定待ちを示す図である。 ｌ・・・命令カウンタ、２・・・書込みレジスタ、３・
・・アドレスレジスタ、４・・・汎用レジスタ（ＧＲ）
、５・・・デコーダー、６・・・分岐ヒストリーテーブ
ル（ＢＨＴ ） 、 ７・・・比較器、８・・・制御回
路、９・・・分岐先アドレスレジスタ、１０・・・イン
バーター、１１゜１２・・・アンドゲート、１３．１４
・・・選択器。 第２図 ４１反しストリーチ−刀し
トリーテーブルの情報を示す図、第３図は分岐予測の判
定待ちを示す図である。 ｌ・・・命令カウンタ、２・・・書込みレジスタ、３・
・・アドレスレジスタ、４・・・汎用レジスタ（ＧＲ）
、５・・・デコーダー、６・・・分岐ヒストリーテーブ
ル（ＢＨＴ ） 、 ７・・・比較器、８・・・制御回
路、９・・・分岐先アドレスレジスタ、１０・・・イン
バーター、１１゜１２・・・アンドゲート、１３．１４
・・・選択器。 第２図 ４１反しストリーチ−刀し
Claims (1)
- １、分岐命令のアドレスと該分岐命令の分岐先アドレス
とを対にして、記憶する分岐ヒストリーテーブルを備え
、命令の先取り制御を行なう情報処理装置において、命
令の先取りアドレスにより前記分岐ヒストリーテーブル
を索引する索引手段と、計数分岐命令の命令語のアドレ
スに対応して、該計数分岐命令が参照する汎用レジスタ
の内容が予め定められた値と等しいかどうかを示す制御
情報を前記分岐ヒストリーテーブルに登録する登録手段
と、索引された前記分岐ヒストリーテーブルに登録され
ている前記制御情報を読出す読出し手段と、該読出され
た制御情報に応答して前記計数分岐命令の分岐成功及び
分岐不成功を判定する判定手段とを備えていることを特
徴とする計数分岐命令制御方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25380185A JPS62114036A (ja) | 1985-11-14 | 1985-11-14 | 計数分岐命令制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25380185A JPS62114036A (ja) | 1985-11-14 | 1985-11-14 | 計数分岐命令制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62114036A true JPS62114036A (ja) | 1987-05-25 |
Family
ID=17256339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25380185A Pending JPS62114036A (ja) | 1985-11-14 | 1985-11-14 | 計数分岐命令制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114036A (ja) |
-
1985
- 1985-11-14 JP JP25380185A patent/JPS62114036A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90804C (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| JPH0460720A (ja) | 条件分岐命令制御方式 | |
| JPS62114036A (ja) | 計数分岐命令制御方式 | |
| JPS62114035A (ja) | 計数分岐命令制御方式 | |
| JPS62114034A (ja) | 計数分岐命令制御方式 | |
| JP2534662B2 (ja) | 命令キヤツシユ制御方法 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JPS60175147A (ja) | 命令先取方式 | |
| JPS6236258B2 (ja) | ||
| JPH0342723A (ja) | データ処理装置 | |
| JPH0715662B2 (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS60231241A (ja) | プログラム先行フエツチ制御方式 | |
| JPH02100740A (ja) | キャッシュ・メモリユニットのブロック・ロード動作方式 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPS63191231A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH10254698A (ja) | 情報処理装置 | |
| JPS59125443A (ja) | 命令アドレス比較方式 | |
| JPS5991552A (ja) | セツトアソシアテイブ型分岐ヒストリテ−ブルを有する命令先取り装置 | |
| JPS6232507B2 (ja) | ||
| JPS63191230A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH0342722A (ja) | 分岐ヒストリテーブルを用いた分岐予測方式 | |
| JPS61289464A (ja) | スカラ演算処理装置 | |
| JPS61198335A (ja) | 分岐予測制御方式 | |
| JPH0752402B2 (ja) | データ処理装置 |