JPS63191231A - 命令の先取りを行なう情報処理装置 - Google Patents
命令の先取りを行なう情報処理装置Info
- Publication number
- JPS63191231A JPS63191231A JP2381887A JP2381887A JPS63191231A JP S63191231 A JPS63191231 A JP S63191231A JP 2381887 A JP2381887 A JP 2381887A JP 2381887 A JP2381887 A JP 2381887A JP S63191231 A JPS63191231 A JP S63191231A
- Authority
- JP
- Japan
- Prior art keywords
- address
- store
- instruction
- register
- history table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims 2
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は１分岐命令のアドレスと該分岐命令の分岐先ア
ドレスとを対にして記憶する分岐ヒストリーテーブルを
備え、命令の先取りを行なう情報処理装置に関する。
ドレスとを対にして記憶する分岐ヒストリーテーブルを
備え、命令の先取りを行なう情報処理装置に関する。
（従来の技術〕
従来、この種の情報処理装置において、分岐ヒストリー
テーブルを用いた分岐命令の高速化手法が知られている
。しかし、ストア命令等による命令語の書換え、特に命
令語のアドレスフィールドを書換えた場合、分岐ヒスト
リーテーブルの内容を更新する必要がある。従来技術に
おいては、命令語のアドレスフィールドが変更されたか
どうかの判定は、分岐ヒストリーテーブルで予測したア
ドレスと、正しい命令語より計算したアドレスを比較す
ることにより行なわれていた。すなわち、第４図に示す
ように、命令取出し時に予測した分枝先アドレスと実際
の分岐命令処理において計算図中、ｒＡ、ＩＰ、［、Ｄ
、Ａはそれぞれアドレス計算、ベージング、キャッシュ
、デコード、アドレス計算を意味している。
テーブルを用いた分岐命令の高速化手法が知られている
。しかし、ストア命令等による命令語の書換え、特に命
令語のアドレスフィールドを書換えた場合、分岐ヒスト
リーテーブルの内容を更新する必要がある。従来技術に
おいては、命令語のアドレスフィールドが変更されたか
どうかの判定は、分岐ヒストリーテーブルで予測したア
ドレスと、正しい命令語より計算したアドレスを比較す
ることにより行なわれていた。すなわち、第４図に示す
ように、命令取出し時に予測した分枝先アドレスと実際
の分岐命令処理において計算図中、ｒＡ、ＩＰ、［、Ｄ
、Ａはそれぞれアドレス計算、ベージング、キャッシュ
、デコード、アドレス計算を意味している。
（発明が解決しようとする問題点）
上述した従来の方式では、分岐ヒストリーテーブルから
出力される誤った分岐先アドレスにより命令取出しが起
動された後に、分岐先アドレスの正当性がチェックされ
るため、不要な命令取出しが行なわれるという欠点があ
る。
出力される誤った分岐先アドレスにより命令取出しが起
動された後に、分岐先アドレスの正当性がチェックされ
るため、不要な命令取出しが行なわれるという欠点があ
る。
本発明の命令の先取りを行なう情報処理装置は、命令の
先取りアドレスにより前記分岐ヒストリーテーブルを索
引する第１の手段と、ストア命令のストアアドレスを保
持する手段と、前記ストア命令が命令語のあらかじめ定
められたフィールドを書換えることを検出するゾーン検
出手段と、前記ストアアドレスにより前記分岐ヒストリ
ーテーブルを索引する第２の手段と、 前記ゾーン検出手段および前記第２の手段とにより、＋
ｉｉｒ記分岐ヒストリーテーブルの前記ストアアドレス
に対応する有効なエントリの内容が更新も されンことが検出された場合、前記有効なエントリの分
岐先アドレスを更新する手段とを存する。
先取りアドレスにより前記分岐ヒストリーテーブルを索
引する第１の手段と、ストア命令のストアアドレスを保
持する手段と、前記ストア命令が命令語のあらかじめ定
められたフィールドを書換えることを検出するゾーン検
出手段と、前記ストアアドレスにより前記分岐ヒストリ
ーテーブルを索引する第２の手段と、 前記ゾーン検出手段および前記第２の手段とにより、＋
ｉｉｒ記分岐ヒストリーテーブルの前記ストアアドレス
に対応する有効なエントリの内容が更新も されンことが検出された場合、前記有効なエントリの分
岐先アドレスを更新する手段とを存する。
（作 用）
このように、ストア命令実行時に分岐ヒストリーテーブ
ルを索引し対応するエントリが見がった場合は、分岐先
アドレスを更新することにより、分岐ヒストリーテーブ
ルによる誤ったアドレス予測を抑止できる。
ルを索引し対応するエントリが見がった場合は、分岐先
アドレスを更新することにより、分岐ヒストリーテーブ
ルによる誤ったアドレス予測を抑止できる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の命令の先取りを行なう情報処理の一実
施例の要部のブロック図、第２図は分岐ヒストリーテー
ブル５の構成を示す図である。第３図は命令語の構成と
ゾーンレジスタ１２の関係を示す図である。
施例の要部のブロック図、第２図は分岐ヒストリーテー
ブル５の構成を示す図である。第３図は命令語の構成と
ゾーンレジスタ１２の関係を示す図である。
本実施例は、演算ユニット■と、分岐ヒストリーテーブ
ル５と、命令カウンタ１と、ストア命令の実行時に演算
ユニット１１によりストアアドレス、ストアデータ、ゾ
ーンデータがそれぞれセットされるストアアドレスレジ
スタ２、ストアデータレジスタ３と、ゾーンレジスタ１
２と、分岐命令実行時に演算ユニット１１から命令アド
レスおよび分岐先アドレスが、またストア命令実行時に
ストアアドレスレジスタ２、ストアデータレジスタ３の
データがセットされる書込みレジスタ４と、分岐先アド
レスレジスタ６と、命令カウンタ１の出力、ストアアド
レスレジスタ２、書込みレジスタ４を選択する選択器９
と、命令カウンタ１の出力と分岐先アドレス６を選択す
る選択器１０と、選択器９の出力と分岐ヒストリーテー
ブル５から読出された命令アドレスを比較する比較器７
と、ゾーンレジスタ１２、比較器７、分岐ヒストリーテ
ーブル５のＶビットを人力し、分岐ヒストリーテーブル
５の制御を行なう制御回路８を有している。分岐ヒスト
リーテーブル５は第２図に示すように命令アドレス、分
岐先アドレス、Ｖビットで構成されている。また、命令
語は、本実施例では第３図に示すように、［）ｉｓｐｌ
ａｃｅｍｅｎｔフィールド、演算コードＯＰ、レジスタ
Ｒの計４バイトで構成されている。
ル５と、命令カウンタ１と、ストア命令の実行時に演算
ユニット１１によりストアアドレス、ストアデータ、ゾ
ーンデータがそれぞれセットされるストアアドレスレジ
スタ２、ストアデータレジスタ３と、ゾーンレジスタ１
２と、分岐命令実行時に演算ユニット１１から命令アド
レスおよび分岐先アドレスが、またストア命令実行時に
ストアアドレスレジスタ２、ストアデータレジスタ３の
データがセットされる書込みレジスタ４と、分岐先アド
レスレジスタ６と、命令カウンタ１の出力、ストアアド
レスレジスタ２、書込みレジスタ４を選択する選択器９
と、命令カウンタ１の出力と分岐先アドレス６を選択す
る選択器１０と、選択器９の出力と分岐ヒストリーテー
ブル５から読出された命令アドレスを比較する比較器７
と、ゾーンレジスタ１２、比較器７、分岐ヒストリーテ
ーブル５のＶビットを人力し、分岐ヒストリーテーブル
５の制御を行なう制御回路８を有している。分岐ヒスト
リーテーブル５は第２図に示すように命令アドレス、分
岐先アドレス、Ｖビットで構成されている。また、命令
語は、本実施例では第３図に示すように、［）ｉｓｐｌ
ａｃｅｍｅｎｔフィールド、演算コードＯＰ、レジスタ
Ｒの計４バイトで構成されている。
そして、ゾーンレジスタ１２は各バイト対応に存在し、
”ｌ“は書込む、加”は書込まないことを示す。
”ｌ“は書込む、加”は書込まないことを示す。
次に、本実施例の動作を説明する。
（１）まず１通常の動作について説明する。
命令カウンタｌの内容を選択器９により選択し、分岐ヒ
ストリーテーブル５をアドレスし、制御回路８により比
較器７の出力および信号線ｌｏｔから出力されるエント
リのｖビットを判定し、Ｖビットが１であることが検出
されると分岐先アドレスレジスタ６に分岐先アドレスが
セットされ、分岐先命令取出しが行なわれる。
ストリーテーブル５をアドレスし、制御回路８により比
較器７の出力および信号線ｌｏｔから出力されるエント
リのｖビットを判定し、Ｖビットが１であることが検出
されると分岐先アドレスレジスタ６に分岐先アドレスが
セットされ、分岐先命令取出しが行なわれる。
（２）次に、分岐ヒストリーテーブル５への登録につい
て説明する。
て説明する。
分岐命令実行時、演算ユニット１１より命令アドレスお
よび分岐先アドレスが書込みレジスタ（すなわち命令ア
ドレス）を選択し、分岐ヒストリーテーブル５をアドレ
スして分岐先アドレスを登録するとともにエントリのＶ
ビットをセットする。
よび分岐先アドレスが書込みレジスタ（すなわち命令ア
ドレス）を選択し、分岐ヒストリーテーブル５をアドレ
スして分岐先アドレスを登録するとともにエントリのＶ
ビットをセットする。
（３）次に、ストア命令処理について説明する。
ストア命令の実行時に、演算ユニット１１よりストアア
ドレスおよびストアデータが各々ストアアドレスレジス
タ２、ストアデータレジスタ３、ルゾーンレジスタＩ２
にそれぞれセットされる。選択器９により信号線１０３
（すなわちストアアドレス）を選択し分岐ヒストリーテ
ーブル５をアドレスする。比較器７によりストアアドレ
スに対応するエントリがあることが検出されると、ゾー
ンレジスタ１２の内容が判定される。
ドレスおよびストアデータが各々ストアアドレスレジス
タ２、ストアデータレジスタ３、ルゾーンレジスタＩ２
にそれぞれセットされる。選択器９により信号線１０３
（すなわちストアアドレス）を選択し分岐ヒストリーテ
ーブル５をアドレスする。比較器７によりストアアドレ
スに対応するエントリがあることが検出されると、ゾー
ンレジスタ１２の内容が判定される。
命令語のＤｉｓｐｌａｃｅｍｅｎｔフィールドのみを変
更する、つまりゾーン＝”１１００”が検出されると、
分岐ヒストリーテーブル５の分岐先アドレス部を更新す
る。すなわち、ストアアドレスレジスタ２、ストアデー
タレジスタ３の内容が書込みレジスタ４に転送され、エ
ントリの登録動Ｌ 、ｉｌ’＊へ 作と同じようにして分岐先アドレスを更新する。また、
ゾーン＝”１１００”以外が検出された場合、制御回路
８は信号線１０４を通じて分岐ヒストリテーブル５のＶ
ビットをリセットすることにより該エントリーを無効化
する。
更する、つまりゾーン＝”１１００”が検出されると、
分岐ヒストリーテーブル５の分岐先アドレス部を更新す
る。すなわち、ストアアドレスレジスタ２、ストアデー
タレジスタ３の内容が書込みレジスタ４に転送され、エ
ントリの登録動Ｌ 、ｉｌ’＊へ 作と同じようにして分岐先アドレスを更新する。また、
ゾーン＝”１１００”以外が検出された場合、制御回路
８は信号線１０４を通じて分岐ヒストリテーブル５のＶ
ビットをリセットすることにより該エントリーを無効化
する。
以ト説明したように本発明は、ストア命令実行時に分岐
ヒストリーテーブルを索引し、対応するエントリが見か
った場合は、分岐先アドレスを更新することにより、分
岐ヒストリーテーブルによる誤ったアドレス予測を抑止
し、正しいアドレスを予測することにより性能低下を防
止する効果がある。
ヒストリーテーブルを索引し、対応するエントリが見か
った場合は、分岐先アドレスを更新することにより、分
岐ヒストリーテーブルによる誤ったアドレス予測を抑止
し、正しいアドレスを予測することにより性能低下を防
止する効果がある。
第１図は本発明の情報処理装置の一実施例を示す図、第
２図は分岐ヒストリーテーブル５の構成を示す図、第３
図は命令語の構成を示す図、第４図は従来技術の欠点を
示す図である。 １−− ・−命令カウンタ、 ２−・・・ストアアドレスレジスタ、 ３・・・・・・ストアデータレジスタ、４・・・・・・
書込みレジスタ、 ５ ・−−−−−分岐ヒストリーチ−プル、６ ・−−
−−分岐アドレスレジスタ、７−−−−−−比較器、 ８−−−−−−制御回路、 ９．１０−・・選択器、 ＋ １−−−−−−演算ユニット、 １２−−−−−−ゾーンレジスタ。 第 ＩＩＩ
２図は分岐ヒストリーテーブル５の構成を示す図、第３
図は命令語の構成を示す図、第４図は従来技術の欠点を
示す図である。 １−− ・−命令カウンタ、 ２−・・・ストアアドレスレジスタ、 ３・・・・・・ストアデータレジスタ、４・・・・・・
書込みレジスタ、 ５ ・−−−−−分岐ヒストリーチ−プル、６ ・−−
−−分岐アドレスレジスタ、７−−−−−−比較器、 ８−−−−−−制御回路、 ９．１０−・・選択器、 ＋ １−−−−−−演算ユニット、 １２−−−−−−ゾーンレジスタ。 第 ＩＩＩ
Claims (1)
- 【特許請求の範囲】 分岐命令のアドレスと該分岐命令の分岐先アドレスとを
対にして記憶する分岐ヒストリーテーブルを備え、命令
の先取りを行なう情報処理装置において、 命令の先取りアドレスにより前記分岐ヒストリーテーブ
ルを索引する第１の手段と、 ストア命令のストアアドレスを保持する手段と、前記ス
トア命令が命令語のあらかじめ定められたフィールドを
書換えることを検出するゾーン検出手段と、 前記ストアアドレスにより前記分岐ヒストリーテーブル
を索引する第２の手段と、 前記ゾーン検出手段および前記第２の手段とにより、前
記分岐ヒストリーテーブルの前記ストアアドレスに対応
する有効なエントリの内容が更新されたことが検出され
た場合、前記有効なエントリの分岐先アドレスを更新す
る手段とを有することを特徴とする命令の先取りを行な
う情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381887A JPS63191231A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381887A JPS63191231A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63191231A true JPS63191231A (ja) | 1988-08-08 |
Family
ID=12120933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2381887A Pending JPS63191231A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63191231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8751776B2 (en) | 2011-01-07 | 2014-06-10 | Fujitsu Limited | Method for predicting branch target address based on previous prediction |
-
1987
- 1987-02-03 JP JP2381887A patent/JPS63191231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8751776B2 (en) | 2011-01-07 | 2014-06-10 | Fujitsu Limited | Method for predicting branch target address based on previous prediction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| JPS63175934A (ja) | デ−タ処理装置 | |
| JPH03147022A (ja) | 分岐命令処理装置および処理方法 | |
| JP3486690B2 (ja) | パイプライン方式プロセッサ | |
| JP2001527233A (ja) | 復帰選択ビットを用いて分岐予測のタイプを分類する分岐予測 | |
| US6484256B1 (en) | Apparatus and method of branch prediction utilizing a comparison of a branch history table to an aliasing table | |
| JP2570859B2 (ja) | データ処理装置 | |
| KR100930332B1 (ko) | 프로세서 및 그 제어 방법 | |
| JPS63191231A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS5991551A (ja) | 分岐先アドレス予測を行なう命令先取り装置 | |
| JPH0326862B2 (ja) | ||
| JPS6232508B2 (ja) | ||
| JPS63191230A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS62224829A (ja) | 命令キヤツシユ制御方式 | |
| JPH0342722A (ja) | 分岐ヒストリテーブルを用いた分岐予測方式 | |
| JPS62114034A (ja) | 計数分岐命令制御方式 | |
| JPH0715662B2 (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS6375934A (ja) | 情報処理装置 | |
| JPS63157237A (ja) | 命令の先取り制御を行なう情報処理装置 | |
| JPH02204834A (ja) | オペランド差換え方式 | |
| JPS62232035A (ja) | 命令先取り制御方式 | |
| JPH0695306B2 (ja) | 命令先取り装置 | |
| JPH06301537A (ja) | 命令フェッチ回路 | |
| KR20220154821A (ko) | 프로세서 파이프라인에서 간접 점프의 페치 스테이지 처리 | |
| JPH06259252A (ja) | 分岐制御回路 |