JPS63191230A - 命令の先取りを行なう情報処理装置 - Google Patents
命令の先取りを行なう情報処理装置Info
- Publication number
- JPS63191230A JPS63191230A JP2381787A JP2381787A JPS63191230A JP S63191230 A JPS63191230 A JP S63191230A JP 2381787 A JP2381787 A JP 2381787A JP 2381787 A JP2381787 A JP 2381787A JP S63191230 A JPS63191230 A JP S63191230A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- store
- branch
- history table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 241000469816 Varus Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分岐命令のアドレスと該分岐命令の分岐先ア
ドレスとを対にして記憶する分岐ヒストリーテーブルを
備え、命令の先取りを行なう情報処理装置に関する。
ドレスとを対にして記憶する分岐ヒストリーテーブルを
備え、命令の先取りを行なう情報処理装置に関する。
従来、この種の情報処理装置において、分岐ヒストリー
テーブルを用いた分岐命令の高速化手法が知られている
。しかし、ストア命令等による命令語の書換え、特に命
令語のアドレスフィールドを書換えた場合、分岐ヒスト
リーテーブルの内容を更新する必要がある。従来技術に
おいては、命令語のアドレスフィールドが変更されたか
どうかの判定は、分岐ヒストリーテーブルで予測したア
ドレスと、正しい命令語より計算したアドレスを比較す
ることにより行なわれていた。すなわち、第３図に示す
ように、命令取出し時に予測した分岐先アドレスと実際
の分岐命令処理において計算された分岐先アドレスとを
図のＰサイクルにおいて比較することにより判定してい
た。なお、第３図中、ＩＡ、ＩＰ、ＩＣ，Ｄ、Ａはそれ
ぞれアドレス計算、ベージング、キャッシュ、デコード
、アドレス計算を意味しいる。
テーブルを用いた分岐命令の高速化手法が知られている
。しかし、ストア命令等による命令語の書換え、特に命
令語のアドレスフィールドを書換えた場合、分岐ヒスト
リーテーブルの内容を更新する必要がある。従来技術に
おいては、命令語のアドレスフィールドが変更されたか
どうかの判定は、分岐ヒストリーテーブルで予測したア
ドレスと、正しい命令語より計算したアドレスを比較す
ることにより行なわれていた。すなわち、第３図に示す
ように、命令取出し時に予測した分岐先アドレスと実際
の分岐命令処理において計算された分岐先アドレスとを
図のＰサイクルにおいて比較することにより判定してい
た。なお、第３図中、ＩＡ、ＩＰ、ＩＣ，Ｄ、Ａはそれ
ぞれアドレス計算、ベージング、キャッシュ、デコード
、アドレス計算を意味しいる。
（発明が解決しようとする問題点〕
上述した従来の方式では、分岐ヒストリーテーブルから
出力される誤った分岐先アドレスにより命令取出しが起
動された後に、分岐先アドレスの正当性がチェックされ
るため、不要な命令取出しが行なわれるという欠点があ
る。
出力される誤った分岐先アドレスにより命令取出しが起
動された後に、分岐先アドレスの正当性がチェックされ
るため、不要な命令取出しが行なわれるという欠点があ
る。
本発明の命令の先取りを行なう情報処理装置は、命令の
先取りアドレスにより分岐ヒストリーテーブルを索引す
る第１の手段と、ストア命令のストアアドレスを保持す
る手段と、前記ストアアドレスにより前記分岐ヒストリ
ーテーブルを索引する第２の手段と、前記第２の手段に
より、前記分岐ヒストリーテーブルの前記ストアアドレ
スに対応する有効なエントリが存在することが検出され
た場合、前記の有効なエントリを無効化する手段を有す
る。
先取りアドレスにより分岐ヒストリーテーブルを索引す
る第１の手段と、ストア命令のストアアドレスを保持す
る手段と、前記ストアアドレスにより前記分岐ヒストリ
ーテーブルを索引する第２の手段と、前記第２の手段に
より、前記分岐ヒストリーテーブルの前記ストアアドレ
スに対応する有効なエントリが存在することが検出され
た場合、前記の有効なエントリを無効化する手段を有す
る。
このように、ストア命令実行時に分岐ヒストリーテーブ
ルを索引し対応するエントリが見かった場合は、〜該エ
ントリを無効化することにより分岐ヒストリーテーブル
による誤ったアドレス予測を抑止できる。
ルを索引し対応するエントリが見かった場合は、〜該エ
ントリを無効化することにより分岐ヒストリーテーブル
による誤ったアドレス予測を抑止できる。
（実施例）
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の命令の先取りを行なう情報処理装置の
一実施例の要部のブロック図、第２図は分岐ヒストリー
テーブル５の構成を示す図である。
一実施例の要部のブロック図、第２図は分岐ヒストリー
テーブル５の構成を示す図である。
本実施例は、演算ユニット１１と５分岐ヒストリーテー
ブル５と、命令カウンタ１と、ストア命令の実行時に演
算ユニット１１によりストアアドレス、ストアデータ、
ゾーンデータがそれぞれセットされるストアアドレスレ
ジスタ２、ストアデータレジスタ３と、分岐命令実行時
に演算ユニット１１から命令アドレスおよび分岐先アド
レスが、またストア命令実行時にストアアドレスレジス
タ２、ストアデータレジスタ３のデータがセットされる
書込みレジスタ４と、分岐アドレスレジスタ６と、命令
カウンタ１の出力、ストアアドレスレジスタ２、書込み
レジスタ４を選択する選択器９と、命令カウンタ１の出
力と分岐先アドレス６を選択する選択器ｌＯと、選択器
９の出力と分岐ヒストリーテーブル５から読出された命
令アドレスを比較する比較器７と、ゾーンレジスタ１２
、比較器７、分岐ヒストリーテーブル５のＶビットを入
力し、分岐ヒストリーテーブル５の制御を行なう制御回
路８を有している。分岐ヒストリーテーブル５は第２図
に示すように命令アドレス、分岐先アドレス、Ｖビット
で構成されている。
ブル５と、命令カウンタ１と、ストア命令の実行時に演
算ユニット１１によりストアアドレス、ストアデータ、
ゾーンデータがそれぞれセットされるストアアドレスレ
ジスタ２、ストアデータレジスタ３と、分岐命令実行時
に演算ユニット１１から命令アドレスおよび分岐先アド
レスが、またストア命令実行時にストアアドレスレジス
タ２、ストアデータレジスタ３のデータがセットされる
書込みレジスタ４と、分岐アドレスレジスタ６と、命令
カウンタ１の出力、ストアアドレスレジスタ２、書込み
レジスタ４を選択する選択器９と、命令カウンタ１の出
力と分岐先アドレス６を選択する選択器ｌＯと、選択器
９の出力と分岐ヒストリーテーブル５から読出された命
令アドレスを比較する比較器７と、ゾーンレジスタ１２
、比較器７、分岐ヒストリーテーブル５のＶビットを入
力し、分岐ヒストリーテーブル５の制御を行なう制御回
路８を有している。分岐ヒストリーテーブル５は第２図
に示すように命令アドレス、分岐先アドレス、Ｖビット
で構成されている。
次に、本実施例の動作を説明亥る。
（１）まず、通常の動作について説明する。
命令カウンタ１の内容を選択器９により選択し、分岐ヒ
ストリーテーブル５をアドレスし、制御回路８により比
較器７によるアドレスの一致および信号線１０１から出
力されるエントリのＶビットが１であることが検出され
ると、分岐先アドレスレジスタ６に分岐先アドレスがセ
ットされ、分岐先命令取出しが行なわれる。
ストリーテーブル５をアドレスし、制御回路８により比
較器７によるアドレスの一致および信号線１０１から出
力されるエントリのＶビットが１であることが検出され
ると、分岐先アドレスレジスタ６に分岐先アドレスがセ
ットされ、分岐先命令取出しが行なわれる。
（２）次に、分岐ヒストリーテーブル５への登録につい
て説明する。
て説明する。
分岐命令実行時、演算ユニット１１より命令アドレスお
よび分岐先アドレスが書込みレジスタ４に設定される。
よび分岐先アドレスが書込みレジスタ４に設定される。
選択器９により信号線＋０２（すなわち命令アドレス）
を選択し、分岐ヒストリーテーブル５をアドレスして分
岐先アドレスを登録するとともにエントリのＶビットを
セットする。
を選択し、分岐ヒストリーテーブル５をアドレスして分
岐先アドレスを登録するとともにエントリのＶビットを
セットする。
（３）次に、ストア命令処理について説明する。
ストア命令の実行時に、演算ユニット１１よりストアア
ドレスおよびストアデータが各々ストアアドレスレジス
タ２．３にセットされる。選択器９により信号線１０３
（すなわちストアアドレス）を選択し、分岐ヒストリー
テーブル５をアドレスする比較器７によりストアアドレ
スに対応するエントリがあることが検出されると、制御
回路８は、それぞれ応答して信号線＋０４を通して分岐
ストリーチ−プル５のエントリのＶビットをリセットす
る（０にする）。これにより該アドレスに対応するエン
トリは無効化されたことになる。
ドレスおよびストアデータが各々ストアアドレスレジス
タ２．３にセットされる。選択器９により信号線１０３
（すなわちストアアドレス）を選択し、分岐ヒストリー
テーブル５をアドレスする比較器７によりストアアドレ
スに対応するエントリがあることが検出されると、制御
回路８は、それぞれ応答して信号線＋０４を通して分岐
ストリーチ−プル５のエントリのＶビットをリセットす
る（０にする）。これにより該アドレスに対応するエン
トリは無効化されたことになる。
以ト説明したように本発明は、ストア命令実行時に分岐
ヒストリーテーブルを索引し、対応するエントリが見か
った場合は、該エントリを無効化することにより分岐ヒ
ストリーテーブルによる誤ったアドレス予測を抑止し、
不要な命令取出しを行なわなくすることにより性能を向
上する効果がある。
ヒストリーテーブルを索引し、対応するエントリが見か
った場合は、該エントリを無効化することにより分岐ヒ
ストリーテーブルによる誤ったアドレス予測を抑止し、
不要な命令取出しを行なわなくすることにより性能を向
上する効果がある。
第１図は本発明の情報処理装置の一実施例を示す図、第
２図は分岐ヒストリーテーブル５の構成を示す図、第３
図は従来技術の欠点を示す図である。 １ ・−−−−−命令カウンタ、 ２−−−−−・ストアアドレスレジスタ、３・・・・・
・ストアデータレジスタ、４・・・・・・−Ｆ込みレジ
スタ、 ５・・・・・・分岐ヒストリーテーブル、６・・・・・
・分岐アドレスレジスタ、７−−− ・−比較器、 ８・・・・・・制御回路、 ９．１０−・・選択器。 ＋１−・・・・・演算ユニット。 特許出願人 日本電気株式会１１社）代理人 弁理士
内反 −１°薔７・ 第１図 第２図 １３図
２図は分岐ヒストリーテーブル５の構成を示す図、第３
図は従来技術の欠点を示す図である。 １ ・−−−−−命令カウンタ、 ２−−−−−・ストアアドレスレジスタ、３・・・・・
・ストアデータレジスタ、４・・・・・・−Ｆ込みレジ
スタ、 ５・・・・・・分岐ヒストリーテーブル、６・・・・・
・分岐アドレスレジスタ、７−−− ・−比較器、 ８・・・・・・制御回路、 ９．１０−・・選択器。 ＋１−・・・・・演算ユニット。 特許出願人 日本電気株式会１１社）代理人 弁理士
内反 −１°薔７・ 第１図 第２図 １３図
Claims (1)
- 【特許請求の範囲】 分岐命令のアドレスと該分岐命令の分岐先アドレスとを
対にして記憶する分岐ヒストリーテーブルを備え、命令
の先取りを行なう情報処理装置において、 命令の先取りアドレスにより前記分岐ヒストリーテーブ
ルを索引する第１の手段と、 ストア命令のストアアドレスを保持する手段と、 前記ストアアドレスにより前記分岐ヒストリーテーブル
を索引する第２の手段と、 第２の手段により、前記分岐ヒストリーテーブルの前記
ストアアドレスに対応する有効なエントリが存在するこ
とが検出された場合、前記の有効なエントリを無効化す
る手段とを有することを特徴とする命令の先取りを行な
う情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381787A JPS63191230A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2381787A JPS63191230A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63191230A true JPS63191230A (ja) | 1988-08-08 |
Family
ID=12120902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2381787A Pending JPS63191230A (ja) | 1987-02-03 | 1987-02-03 | 命令の先取りを行なう情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63191230A (ja) |
-
1987
- 1987-02-03 JP JP2381787A patent/JPS63191230A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| JP2000020311A (ja) | 情報処理装置 | |
| JPS63191230A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPS63191231A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH0326862B2 (ja) | ||
| JPH04264923A (ja) | 情報処理装置 | |
| JPS63157237A (ja) | 命令の先取り制御を行なう情報処理装置 | |
| JPS62232035A (ja) | 命令先取り制御方式 | |
| JPH04246728A (ja) | 情報処理装置 | |
| JPS62114034A (ja) | 計数分岐命令制御方式 | |
| JPS61175733A (ja) | 分岐予測制御方式 | |
| JPS61198335A (ja) | 分岐予測制御方式 | |
| JPH01321522A (ja) | 情報処理装置 | |
| JPH0342722A (ja) | 分岐ヒストリテーブルを用いた分岐予測方式 | |
| JPS62114036A (ja) | 計数分岐命令制御方式 | |
| JPH0224718A (ja) | 情報処理装置 | |
| JP2002189592A (ja) | 分岐予測装置およびマイクロプロセッサ | |
| JPH0736693A (ja) | 情報処理装置 | |
| JPH02239330A (ja) | 情報処理装置 | |
| JPS6115235A (ja) | 中央処理装置 | |
| JPH0481218B2 (ja) | ||
| JPH02217922A (ja) | データ処理装置 | |
| JPH01296343A (ja) | データ処理装置 | |
| JPH0769809B2 (ja) | データ処理装置 | |
| JPH03139727A (ja) | 先行制御装置 |