JPH02239330A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、先行制御方式の情報処理装置に関する。

［従来の技術］ 先行制御方式の情報処理装置は、命令読出しの為のメモ
リへのアクセスが前の命令の実行と並列処理され、実効
的に命令の実行時間を短縮するように、通常、現在実行
中の命令の他にこれに続く命令を予めメモリからいくつ
か読み出して命令先取りバッファにバッファしておき、
現在実行中の命令が終了した後、次の命令を該命令先取
リバッファから取り出して実行処理している。

このとき、一般に、メモリから命令先取りバッファへの
読み出しは、命令以外にオペランドとしてのデータも読
み出され得る。もし、先行命令が、メモリにストア動作
を行ない、命令やデータを変更し、そのストアされた領
域がすでに命令先取りバッファへ読み出されていた場合
、メモリと命令先取リバッファとの間に不一致が生じる
。

この問題を解決する為に、命令先取リバッファへ読み出
されている内容がメモリ上で変更された場合、その時点
で先取りしたオペランドを捨てて、改めてメモリから命
令先取りバッファへの読み出しを実行している。

命令の実行に先行して命令をメモリから先取りする方法
として、従来は、アドレス順にシーケンシャルに先取り
する方法が一般的に行われていた。

このとき、実行中のストアのストアアドレスがすでに先
取りしてメモリからの読み出しをも完了したワードに対
して行われた時、これを険出する手段は下記によって比
較的簡単に行われていた。

実行中の命令アドレスくストアアドレスく先取り命令ア
ドレス しかしながら、近年、分岐命令の処理技術として、その
高速化を図る為に、分岐予Ｉｌ）Ｊの技術が使われるよ
うになってきた。

このことについては、米国特許第３５５９１８３号明細
書、特開昭５５−９９０５５号公報、及び特開昭５９−
９１５５２号公報に開示されている。

このとき、先取りがアドレス順にシーケンシャルには行
われない為、先取りした命令語に対応した命令アドレス
をバッファリングする命令アドレスバッファをもち、実
行中のストアのメモリに格納する直前のストアアドレス
に応答して、命令ア′ドレスバッファ内に該当ストアア
ドレスが存在するか否かを検出してきた。

これは、一致が検出されれば、すでに先取りした命令語
を、その命令が実行されるか否かにかかわらず凡てを無
効化し、ストアを生成する次の命令から再び命令語を取
出していた。

ところが、変更された命令やデータの前に分岐命令があ
り、分岐成功により分岐を行なったような場合や、変更
されたのが命令でなくデータの場合、変更された内容が
命令として全く実行されないことがある。このような場
合、命令先取リバッファ内の脊効な命令を含めて全て無
効化し、メモリから再読み出しすることは、命令処理効
率上望ましくない。

〔課題を解決するための手段］ 本発明による情報処理装置は、命令の実行に先行して、
命令をメモリから命令先取りバッファに読出してバッフ
ァする先行制御方式の情報処理装置において、前記命令
先取リバツブア内にある命令語のアドレスを格納する命
令先取りアドレスバッファと、実行中の命令のアドレス
が生成された時点におけるストアアドレスに応答して、
前記命令先取りアドレスバッファ内に該当のストアアド
レスの存在の有無を検出する第１のストアチェック検出
手段と、前記アドレス生成時点におけるストアアドレス
をメモリに格納するまでバッファリングするストアアド
レスバッファと、命令先取りの為のメモリからの読み出
しアドレスに応答して、該当の読み出しアドレスが前記
ストアアドレスバソファ内に存在するか否かを検出する
第２のストアチェック検出手段とを有する。

本発明の第１の態様では、第２のストアチェック検出手
段で検出された時、命令語の読み出しをストアが実行さ
せるまで抑止する。

本発明の第１の態様の特徴としては、 ■　分岐予測による命令先取りにより、先取りされた命
令語に対するストアの検出を行う。

■　ストアの検出を、 ｌ，すでにメモリから取り出してしまった命令語に対す
るストアの検出 ２．未だ、メモリへ格納されていないストアの検出 の２段階にすることによって、ストアアドレスバッファ
による第２のストアチェック検出手段で検出されたとき
、命令語の読み出しをストアが実行されるまで待たせる
。

があげられる。

本発明の第２の態様では、第２のストアチェック検出手
段で検出されたとき、その検出した命令語に一致結果を
付加して例外処理として処置する。

本発明の第２の態様の特徴としては、 ■　分岐予測による命令先取りにより、先取りされた命
令語に対するストアの検出を行えるようにする。

■　ストアの検出を、 ｌ、すでにメモリから取り出してしまった命令語に対す
るストアの検出 ２．未だ、メモリへ格納されていないストアの検出 の２段階にすることによって、ストアアドレスノくッフ
ァしている第２のストアチェック検出手段で検出された
とき、その検出した命令語に、検出結果を付加して命令
先取リバッファに格納しておき、該命令語が実行されよ
うとしたときのみ、該当命令語を無効化する。

があげられる。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は、本発明の第１の実施例による情報処理装置の
構成を示すブロック図である。

第１図において、１は先取りした命令のアドレスを保持
するレジスタ（以後、ＩＡＲと呼ぶ）である。このＩＡ
Ｒ１にセットされたアドレスにより、命令キャッシュメ
モリ（これは、メインメモリ上の命令語の写しである）
４が索引される。このアドレスは、同時に命令先取りア
ドレスバッファ２に格納され、又ストアアドレスバツフ
７３をも索引する。

命令キャッシュメモリ４から読み出されたデータは、命
令先取りバッファ５に格納される。ここには、先取りさ
れた命令語が実行順に格納されており、実行順に出力さ
れていく。その、実行順にに出力された命令は、命令レ
ジスタ（以後、ＩＲと呼ぶ）６によって保持される。

ＩＲ６のデータは、命令デコードアドレス生成回路７に
送られる。その結果、オペランドアドレスレジスタ（以
後、ＯＡＲと呼ぶ）８に命令のオペランドナドレスが、
ストア命令フラグフリップ・フロツブ９にはストア命令
であるか否かを示すビットが保持される。

ＯＡＲ８に保持されたアドレスは、オペランドキャッシ
ュメモリ１０を索引する他、ストア命令フラグフリップ
・フロップ９の内容と共に、ストアアドレス検出回路１
１に入る。このストアアドレス検出回路１１により、ス
トアアドレスであるとされたアドレスは、ストアアドレ
スバッファ３に格納されると同時に、命令先取りアドレ
スバッファ２を索引するアドレスとなる。

ストア命令以外の命令が先取りされた時は、ＯＡＲ８に
保持されたアドレスにより、オペランドキャッシュメモ
リ１０が索引され、演算実行回路部１２により実行され
ていく。

先取りされた命令がストア命令であった時、オペランド
キャッシュメモリ１０が索引されるだけでなく、命令先
取りアドレスバッファ２も索引される。命令先取りアド
レスバッファ２には、命令キャッシュメモリ４から命令
先取りバッファ５に命令が取り出されるのと同タイミン
グで、命令キャッシュメモリ４の索引アドレスが書き込
まれている。つまり、ストア命令であった時、すでに、
命令先取りバッファ５に取り込まれている命令がストア
命令先であるか否かを検出することが出来る。

これを検出する部分がＡＣＭヒット検出回路１４である
。すでに、命令先取りバッファ５に取り込まれている命
令がストア命令のストア先（以後、この状態をＡＣＭビ
ットと呼ぶ）であった場合、その情報は、命令カウンタ
（以後、ＩＣと呼ぶ）１３に送られ、該当のストアを発
行した命令の次の命令を用意し、ＩＡＲＩに保持する。

また、ストアアドレスバッファ３には、未だ実行されて
いないストア命令のストアアドレスが格納されている。

これを、命令キャッシュメモリ４の索引アドレスである
ＩＡＲＩによって、同タイミングで索引することにより
、未だ実行されていないストアアドレスに対して命令キ
ャッシュメモリ４の読み出しが発生しているか否かを検
出することが出来る。

この検出を行う部分が、ＳＣＭヒット検出回路１５であ
る。未だ実行されていないストアアドレスに対して命令
キャッシュメモリ４の読み出しが検出されている場合（
以後、この状態をＳＣＭヒットと呼ぶ）、その情報はＩ
ＡＲＩのセット信号として用い、命令語の読み出しを該
当ストア命令のストアが実行されるまで待たせる。

本発明の第２の実施例では、ＳＣＭヒットの場合、ＳＣ
Ｍヒットは、検出した命令語に付加して、命令先取りバ
ッファ５に送られ、格納される。そして該当命令が実行
されようとしたときのみ、該当命令を無効化する。

なお、衆知のごとく、命令先取りバッファ５：；は、命
令キャッシュメモリ４からの読み出し幅、例えば８バイ
ト単位に有効フラグを有し、８バイトが読み出されると
、対応のフラグがリセットされて空きを表示する。無効
化は、例えばこのフラグをリセットすることにより行わ
れる。

［発明の効果］ 以上説明したように本発明は、 ■　分岐予測による命令先取りにより、先取りされた命
令語に対するストアの検出を行えるようになった。

■　ストアの検出を、 ■．すでにメモリから取り出してしまった命令語に対す
るストアの検出 ２．未だ、メモリへ格納されていないストアの検出 の２段階にすることによって、ストアアドレスバッファ
による第２のストアチェック検出手段で検出されたとき
、命令語の読出しをストアが実行されるまで待たせ、全
て命令を無効化しなくて済む効果がある。

又、ストアアドレスバッファによる第２のストアチェッ
ク検出手段で検出されたとき、その検出した命令語に一
致結果を付加して命令先取りバッファに格納しておき、
該当命令語が実行されようとしたときのみ、該当命令語
を無効化し、余分な無効動作をなくすことが出来る効果
がある。

以下余白

【図面の簡単な説明】

第１図は本発明による情報処理装置の構成を示すブロッ
ク図である。 １・・・先取り命令アドレスレジスタ（ＩＡＲ）、６・
・・命令レジスタ（ＩＲ）、８・・・オペランドアドレ
スレジスタ（ＯＡＲ）　、９・・・ストア命令フラグフ
リップ・フロップ、１１・・・ストアアドレス検出回路
、１３・・・命令カウンタ（ＩＲ）、１４・・・ＡＣＭ
ヒット検出回路、１５・・・ＳＣＭヒット検出回路。

Claims (1)

1. 【特許請求の範囲】 １、命令の実行に先行して、命令をメモリから命令先取
   りバッファに読出してバッファする先行制御方式の情報
   処理装置において、 前記命令先取りバッファ内にある命令語のアドレスを格
   納する命令先取りアドレスバッファと、実行中の命令の
   アドレスが生成された時点におけるストアアドレスに応
   答して、前記命令先取りアドレスバッファ内に該当のス
   トアアドレスの存在の有無を検出する第１のストアチェ
   ック検出手段と、 前記アドレス生成時点におけるストアアドレスをメモリ
   に格納するまでバッファリングするストアアドレスバッ
   ファと、 命令先取りの為のメモリからの読み出しアドレスに応答
   して、該当の読み出しアドレスが前記ストアアドレスバ
   ッファ内に存在するか否かを検出する第２のストアチェ
   ック検出手段とを有する情報処理装置。 ２、命令の実行に先行して、命令をメモリから命令先取
   りバッファに読出してバッファする先行制御方式の情報
   処理装置において、 前記命令先取りバッファ内にある命令語のアドレスを格
   納する命令先取りアドレスバッファと、実行中の命令の
   アドレスが生成された時点におけるストアアドレスに応
   答して、前記命令先取りアドレスバッファ内に該当のス
   トアアドレスの存在の有無を検出する第１のストアチェ
   ック検出手段と、 前記アドレス生成時点におけるストアアドレスをメモリ
   に格納するまでバッファリングするストアアドレスバッ
   ファと、 命令先取りの為のメモリからの読み出しアドレスに応答
   して、該当の読み出しアドレスが前記ストアアドレスバ
   ッファ内に存在するか否かを検出する第２のストアチェ
   ック検出手段とを有し、第２のストアチェック検出手段
   で検出された時、命令語の読み出しをストアが実行させ
   るまで抑止することを特徴とする情報処理装置。 ３、命令の実行に先行して、命令をメモリから命令先取
   りバッファに読出してバッファする先行制御方式の情報
   処理装置において、 前記命令先取りバッファ内にある命令語のアドレスを格
   納する命令先取りアドレスバッファと、実行中の命令の
   アドレスが生成された時点におけるストアアドレスに応
   答して、前記命令先取りアドレスバッファ内に該当のス
   トアアドレスの存在の有無を検出する第１のストアチェ
   ック検出手段と、 前記アドレス生成時点におけるストアアドレスをメモリ
   に格納するまでバッファリングするストアアドレスバッ
   ファと、 命令先取りの為のメモリからの読み出しアドレスに応答
   して、該当の読み出しアドレスが前記ストアアドレスバ
   ッファ内に存在するか否かを検出する第２のストアチェ
   ック検出手段とを有し、第２のストアチェック検出手段
   で検出されたとき、その検出した命令語に一致結果を付
   加して例外処理として処置することを特徴とする情報処
   理装置。