JPH027128A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パイプライン処理機構を有する情報処理装置
において、サブルーチンからのリターンを特に高速に処
理するに適した制御機構を備えた情報処理装置に関する
。

従来の技術 分岐を伴なう命令のうち特にサブルーチンからのリター
ン処理を高速化する装置としては、特願昭６２−２８５
１４０号に記載された情報処理装置がある。この装置は
、コール命令を検出した時点でレジメタに退避する戻夛
番地と同一の内容およびその時の少なくとも１つ以上の
先読み命令とをバッファに格納し、リターン命令を検出
した時にレジメタ内の戻９番地とバッファ内の戻り番地
とを比較し、一致していればバッファ内の戻り番地およ
び命令を使って、コール命令によって中断された命令処
理の流れを再開する装置である。この制御機構によりメ
モリからの命令読み出しと並行して退避された命令を読
み出し、命令読み出しのための処理の遅れを解決してい
る。

発明が解決しようとする課題 しかし、上記装置はコール命令実行時の先読み命令が存
在しているという条件で命令の退避を行なっていた。こ
のため、コール命令実行時に無駄な先読みを行なう可能
性があった。プログラムによってはコールされたサブル
ーチンの中において戻り先を変更する場合がある。この
ような場合には、先読みしてバッファに退避された命令
は使用されないからである。更にバッファ内に退避され
る戻ｐ番地は、サブルーチン内で戻り番地が変更された
か否かを検査する目的以外に、再開する命令処理の先読
み番地としても使用する構成となっている。しかし、戻
り先の命令がバッファ内に退避されている場合には、命
令先読み番地は戻り番地に、退避されていた命令語数分
を加えた番地となる。従って戻り番地を直接的に先読み
開始番地としては使用できず、戻り番地から先読み番地
を計算する必要があった。その結果、たとえ退避された
戻）先の命令が使用可能であっても、それに続く命令の
先読みが遅れるという問題があった。

本発明の目的は、リターン命令実行時にパイプラインの
空きを生じることなく簡単な制御機構によって、中断さ
れた命令処理の流れを再開可能とする情報処理装置を提
供することである。

課題を解決するための手段 本発明は、戻り番地をスタックに格納する際のスタック
ポインタの内容と既に先読みされた命令とその命令の存
在を示す情報とその時点での先読み番地とを格納する戻
り情報格納手段と、戻り情報格納手段の内容が有効であ
ることを常に監視する有効性監視手段とを備えたことを
特徴とする情報処理装置である。

作　　用 本発明は上記手段により、コール命令実行時に後続する
命令が先読みされていない場合でも、それを除く他のリ
ターン情報を格納することによって、コール命令の処理
速度の低下を抑えると共に無駄な先読みを低減する。ｉ
た、実行中の処理の流れがコール命令によって中断され
た時点の命令先読み番地を利用するため、再開時のパイ
プラインの空きをなくすことができる。

実施例 第１図および第２図は本発明の一実施例の構成を示す図
で、１０１は命令先読み番地を保持する命令プリンエッ
チカウンタ（以下ＰＦＣと略す）、１０２はＰＦＣの内
容に従って命令を出力する命令キャッシュ（以下ＩＣと
略す）、１０３は命令処理の流れに従ってＰＦＣの内容
を増加した値とコール命令実行時に退避されたプリフェ
ッチ開始番地とを選択するセレクタ、１０４は前記ＰＦ
Ｃ１ＩＣ，セレクタ１０１を制御し、命令を先読みする
先読み機構、１０５は命令処理の流れに従って先読みさ
れた命令、１０６は先読み命令１０５とコール命令実行
時に退避された戻り先命令とを選択するセレクタ、１０
７は先読み命令１０５あるいは戻り先命令のいずれかを
格納する命令バッファ（以下ＩＢと略す）、１０８はＺ
Ｂから供給される命令を解読する命令解読器で、コール
命令およびリターン命令を解読した時にはリターン制御
部の制御信号を生成すると共に、処理に必要な他の全て
の制御信号１０９を生成する。１１０は命令処理に必要
な演算を行なう実行制御部で、ＡＬＵやレジスタファイ
ル等によって構成される。２００はリターンの高速化処
理を行なうリターン制御部（以下ＲＣと略す）で、内部
の詳細な機構は第２図に記載されている。１１１は命令
処理の流れに従ってＰ　Ｆ’　Ｃに格納されたプリ７工
ツチ番地を転送するパスで、コール命令実行時点のプリ
フェッチ番地がＲｅ２Ｏ３に転送される。１１２はコー
ル命令実行時にＲｅ２Ｏ３に転送されたプリフェッチ番
地を、リターン命令実行時に命令先読み機構１０４に転
送するパス。１１３はコール命令実行時に既にｌＢ１０
７に先読みされた命令をＲｅ２Ｏ３に転送するパスで、
コール命令実行時点において命令が存在しなければ転送
は行なわない。

１１４はコール命令実行時に退避した先読み命令を、リ
ターン命令実行時にｌＢ１０７に再格納するために転送
を行なうパス。１１６は転送パス１１３によって先読み
命令がＲｅ２Ｏ３に転送されたか否かを示す命令バッフ
ァ情報。１１６はＩ　Ｄｌ　０８かＲｅ２Ｏ３を制御す
る制御信号で、コール命令およびリターン命令の検出信
号等が含まれている。１１７はＥＸに含まれるスタック
ポインタの内容を示すパスで、Ｒｅ２Ｏ３は常にスタッ
クポインタを見ることができる。１１８はＥＸｌｌｏが
外部メモリに対してアクセスする際のアドレスを送出す
るアドレスバスで、Ｒｅ２Ｏ３は常にアドレスを見るこ
とができる。第２図はリターン制御部の詳細を示す図で
、同図に於て２０１はプリ７工ツチ番地、命令バッファ
情報、プリ７エツチ命令、アドレスおよびこれらの情報
の有効性を示すバリッド信号２０２を入力して格納する
バッファであり、これらを１つの組として複数組格納す
る。２０３はスタックポインタの内容１１７とアドレス
１１８を切換えるセレクタで、通常はスタックポインタ
値１１７の側を選択し、メモリ書込みが発生した場合に
アドレス側を選択する。

２０４はセレクタ２０３によって選択された側と、バッ
ファ２０１に格納された戻り先番地を格納したスタック
トップの番地全てとを比較し、一致信号２０５を出力す
る。２０６は戻り先番地を格納するスタックトップの番
地をタグとして、格納されたプリフェッチ命令、命令バ
ッファ情報、プリフェッチ番地を出力する連想記憶装置
である。

２０７はリターン制御全体の制御部である。

以上のように構成した本発明の一実施例において次にそ
の動作を説明する。

〔コール命令実行時〕

第３図はコール命令実行時のタイミングを示す図であり
、６段パイプライン処理で動作している様子を示す。

Ｔ１のタイミングで先読み機構１０４によって読み出さ
れたコール命令はＴ２でＩＤ１ｏａにより解読される。

同タイミングで先読み機構１０４は次の命令（リターン
先の命令となる）を読み出し、ｌＢ１０７に格納する。

また、ＰＦＣｌｏｌには次々命令の先読み番地を格納す
る。解読の結果コール命令であることが判明すると、Ｉ
Ｄ１０Ｂはコール先番地の計算指令をＥＸｌｌｏに与え
ると同時に、制御信号１１６によＪＩＢ１０７に格納さ
れた次命令と、ＰＦＣｌｏｌに格納された次々命令のプ
リフェッチ番地を、それぞれパス１１３および１１１に
よりリターン制御部２００に転送し、バッファ２０１に
格納する。また、Ｉ　Ｂ１１５から有効な命令が転送さ
れたことを命令バッファ情報として通知する。Ｔ３のタ
イミングで計算されたコール先番地を基に、先読み機構
１０４はＴ４のタイミングでコール先命令を読み出す。

またＩＤ１０Ｂの制御により実行部１１０は戻り番地を
計算する。Ｔ６のタイミングでは実行部１１０は戻り番
地を格納するためのスタックトップのアドレスを計算し
て、Ｔ６のタイミングでアドレスバスを行ない、Ｔ７の
タイミングで計算した戻り番地をメモリのスタックにブ
ツシュする。このとき、メモリのアドレスが１１８に出
力され、Ｒｅ２Ｏ３に転送される。転送されたアドレス
は、Ｔ３のタイミングで既に転送された戻り先命令およ
び戻り先のプリ７工ツチ開始番地と共にバッファ２０１
の同一エントリに格納される。制御部２０７は一組のエ
ントリのデータが全て格納されると、そのエントリが有
効であることを信号線２０２によって示す。また、制御
信号１１６によりメモリへの書込みが通知されるとアド
レスバス１１８を監視し、スタック内の戻り先番地の内
容が変更された時には、エントリを無効化する。

〔リターン命令実行時〕

第４図はコール命令実行時に、ＩＢに戻り先命令が存在
する場合のリターン命令の動作タイミングを示す図であ
る。Ｔ１タイミングでリターン命令がフェッチされ、Ｔ
２タイミングで解読される。

解読した結果リターン命令であることが制御信号１１６
により通知される。一方Ｔ２タイミングでリターン制御
部２００はスタックポインタの内容によりパノ７ア２０
１を検索し、戻り先番地を格納した番地に一致するバッ
ファエントリの戻り先命令と戻り先のフェッチ開始番地
を用意している。

従ってリターン命令であることが通知されると直ちにＴ
３のタイミングで戻り先命令と戻り先のフェッチ開始番
地を、それぞれパス１１４および１１２によｆｉＩＢ１
０７およびＰＦＣｌｏｌに再格納する。この結果、Ｔ３
のタイミングで戻り先命令の解読および戻り先の次の命
令の７エツチが可能となる。

第５□□□はコール命令実行時に、より１ｏγに戻り先
命令が存在しない場合のリターン命令の動作タイミング
を示す図である。第４図と異なるのは、戻り先命令の解
読が１サイクル後３に伸びてＴ４のタイミングで行なわ
れている点である。

第６図はサブルーチンの命令処理においてスタックに格
納された戻り番地を変更した場合のリターン命令の動作
タイミングである。この場合リターン制御部内の戻り先
命令および戻り先のフェッチ開始番地が無効化されてい
るので、メモリのスタックから戻り番地を読み出して（
、Ｔ４タイミング）、命令先読み機構１０４に転送した
後、（Ｔｔｓタイミング）、戻り先の命令を読み出す。

（Ｔａタイミング）、この場合リターン命令の実行に６
クロソク要する。

発明の効果 以上述べたように、本発明によればリターン命令実行時
のパイプラインの空きをなくすことが可能とな力、実行
速度を向上できる。しかもコール命令実行時に格納する
リターン情報が全て揃わなくても処理を進めることによ
り、先読みした命令がサブマーチンの処理中で無効化さ
れる割合を減少でき、コール時の無駄な先読みを低減す
る効果がある。

なお、戻り先命令およびプリフェッチ開始番地を格納し
たバッファは、戻り先番地の格納先であるスタックポイ
ンタの内容により検索されるため、リカーシブコールに
も矛盾なく対応できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例におけるリターン制御部の詳細
な構成を示すブロック図、第３図はコール命令実行時の
動作を説明するタイミング図、第４図は戻り先命令と戻
り先７エツチ開始番地が両方共に使用できた場合のリタ
ーン命令実行時の動作を説明するタイミング図、第５図
は戻り先フェッチ開始番地のみが使用できた場合のリタ
ーン命令実行時の動作を説明するタイミング図、第６図
は両方共に使用できない場合のリターン命令実行時の動
作を説明するタイミング図である。 １０２・・・・・・命令キャッシュ、１０３・・・・・
・セレクタ　１０４・・・・・・命令先読み機構、１０
６・・・・・・セレクタ、１ｏ７・・・・・命令バッフ
ァ、１ｏ８・甲・・命令解読器、１１０・・・・・・実
行制御部、２００・・・・・・リターン制御部、２０１
・・・・・・戻り情報格納手段、２０７・・・・・有効
性監視手段。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第 図 泡１ｆｌＤ 戻り先９１９ ブリ１ｘ−ｒ＋閉始魯塘 第 図 第 図 Ｌ　　　’　　　（鴫　　の　　　φ −さ　ｏ　Ｏこ　呂 区 第 図

Claims (1)

【特許請求の範囲】
1. 実行に先立って命令コードを読み出す命令先読み手段と
   、前記命令先読み手段が読み出した命令を格納する命令
   格納手段と、前記命令格納手段に格納された命令を解読
   し、少なくともコール命令とリターン命令との解読情報
   を出力する命令解読手段と、前記命令解読手段がコール
   命令を解読した時に戻り番地の格納先を指すスタックポ
   インタの内容と前記命令先読み手段により既に読み出さ
   れた命令があればその存在を示す情報と前記命令格納手
   段の内容と次に先読みする番地とを格納する戻り情報格
   納手段と、前記戻り情報格納手段の内容が有効であるこ
   とを常に監視する有効性監視手段と、前記命令解読手段
   がリターン命令を解読した時に前記リターン情報格納手
   段に格納されたスタックポインタの内容とリターン命令
   実行時のスタックポインタの内容とを比較して、一致、
   かつ有効なリターン情報の場合に限り、リターン情報格
   納手段に格納されている命令および先読み番地をそれぞ
   れ前記命令格納手段および命令先読み手段に転送して処
   理を行なうことを特徴とした情報処理装置。