JPH07219838A - データ先読み制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、ＣＰＵからのアクセス要求に応じ
次アクセスを予測しその結果に基づき予測アクセスを行
ないＭＳＵからデータを先読みする装置に関し、分岐命
令のみに限ることなくオペランド系のアクセスも確実に
予測可能にし、ＭＳＵに対する見かけ上のアクセス時間
を大幅に短縮することを目的とする。 【構成】 連続する本アクセス要求を対にして記憶する
ＡＨＴ２１と、ＡＨＴ２１を検索する検索手段２２と、
検索された予測アクセスを起動する起動手段２３と、予
測アクセスにより得られた先読みデータを格納する記憶
手段２４と、次の本アクセスと予測アクセスとの一致を
判定する判定手段２５と、一致する場合で予測アクセス
処理終了の場合には記憶手段２４の先読みデータをＣＰ
Ｕ１側へ出力する一方で一致する場合で予測アクセス処
理未終了の場合には予測アクセスを本アクセスに切り換
える切換手段２６とをそなえるように構成する。

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図７） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用（図１） 実施例（図２〜図６） 発明の効果

【０００２】

【産業上の利用分野】本発明は、各種演算処理を実行す
る中央処理装置（ＣＰＵ）と、各種データを記憶する主
記憶装置（ＭＳＵ）とからなるデータ処理装置におい
て、中央処理装置からのアクセス要求に応じて次のアク
セスを予測しその予測結果に基づいて主記憶装置に対す
る予測アクセスを行なって主記憶装置から中央処理装置
の必要とするデータを先読みするデータ先読み制御装置
に関する。

【０００３】

【従来の技術】一般に、データ処理装置は、図７に示す
ように、各種演算処理を実行する中央処理装置（ＣＰ
Ｕ）１と、この中央処理装置１の各種データを記憶する
主記憶装置（ＭＳＵ）２とをそなえて構成されている。
そして、近年、中央処理装置１と主記憶装置２との処理
速度の差には大きな隔たりがあり、中央処理装置１にお
ける処理速度の方が、主記憶装置２における処理速度の
何倍も高速となっている。主記憶装置２の処理速度は大
容量になる程遅くなる。勿論、中央処理装置１の処理速
度に見合ったアクセス速度をもつ記憶素子も存在する
が、そのような記憶素子は高価であり、大容量の主記憶
装置２を構成するには不適当である。

【０００４】高速な中央処理装置１と低速な主記憶装置
２とを組み合わせた場合、中央処理装置１をデータの消
費側、主記憶装置２をデータの供給側とみなすと、デー
タの供給不足状態が生じ、中央処理装置１はほとんどの
時間を主記憶装置２からのデータ待ち時間に費やすこと
になり、中央処理装置１における処理性能が大幅に低下
してしまう。

【０００５】そこで、図７に示すように、従来より、中
央処理装置１と主記憶装置２との間に、主記憶装置２よ
りも小容量であるが高速なキャッシュ装置（バッファ記
憶装置）１２を設置し、このキャッシュ装置１２を用い
ることにより、中央処理装置１と主記憶装置２との間の
処理速度差を緩和することが行なわれている。中央処理
装置１において主記憶装置２から読み出されて使用され
たデータは、読出後、再度使用される可能性（確率）が
高いことから、キャッシュ装置１２は、中央処理装置１
からのアクセス要求により主記憶装置２から読み出され
たデータを一時的に格納しておくように構成されてい
る。

【０００６】そして、中央処理装置１から主記憶装置２
に対するアクセス要求があると、まず、キャッシュ装置
１２にそのアクセスに対応するデータが格納されている
か否かを判断し、格納されている場合（キャッシュヒッ
ト）には、主記憶装置２に対してアクセスすることなく
そのデータを中央処理装置１へ出力する。一方、対応す
るデータがキャッシュ装置１２に格納されていない場合
（キャッシュミス）には、通常通り、主記憶装置２に対
してアクセスを行ない、読み出されたデータを、キャッ
シュ装置１２に格納するとともに、中央処理装置１へ入
力している。

【０００７】上述のようなキャッシュ装置１２とは別
に、主記憶装置２からデータの先読み（予測アクセス）
を行なうことにより、主記憶装置２の処理速度を見かけ
上速くすることも行なわれている。このようなデータ先
読み方式は、キャッシュ装置１２に代えて適用される
か、もしくは、キャッシュ装置１２と主記憶装置２との
間に適用される。

【０００８】従来の先読み方式としては、大別して以下
のような２つのものがある。 （１）分岐予測による先読み方式 この方式は、分岐命令実行のパイプラインの乱れを抑え
るために、分岐命令の次に実行される命令を予測して、
その命令を主記憶装置２から予め読み出しておくもの
で、さらに以下の〜のように分類される。これらの
方式では共通して過去の分岐の履歴を記憶する分岐履歴
テーブルが用いられる。

【０００９】分岐命令が格納されているアドレスをキ
ーとして分岐履歴テーブルを検索することにより、分岐
履歴テーブルに格納された分岐先の命令を得て、その命
令を実行する。 分岐命令が格納されているアドレスをキーとして分岐
履歴テーブルを検索して、分岐履歴テーブルに格納され
た分岐先のアドレスを得ることにより、分岐先のアドレ
スを予測し、その予測結果に基づいてデータを先読みす
る。

【００１０】分岐命令が格納されているアドレスをキ
ーとして分岐履歴テーブルを検索することにより、本分
岐命令の分岐／非分岐を予測し、その予測結果を用いて
次の命令を先読みする。 分岐命令にカウンタを付与し、分岐時にはそのカウン
タによるカウント値に１加算し、非分岐時にはそのカウ
ンタによるカウント値を１減算することにより、その分
岐命令の分岐／非分岐の確率を得て、その確率に基づい
て実命令を予測して先読みする。

【００１１】（２）分岐予測以外の先読み方式 前述した分岐予測による先読み方式に限定されないデー
タの先読み方式としては、さらに以下の，のような
ものがある。 ロード対象のアドレスＡに定数αを加算して、アドレ
スＡ＋αを先読みアドレスとする方式（例えば特開平４
−７７６２号公報参照）。通常の命令は分岐命令が無い
限り順番にジャンプしながら実行されてゆき、ある命令
を実行した場合には、所定間隔だけ先の命令を実行する
可能性が極めて高いことから、この方式では、あるアド
レスＡに対してアクセスが有った場合には、ある定数α
（一つの命令文のバイト数）を加えたアドレスＡ＋αの
データも、近い将来、アクセスされて読み出されるであ
ろうという予測のもとに、主記憶装置２のアドレスＡ＋
αに対して予測アクセスを行なう。そして、中央処理装
置１から主記憶装置２に対する次のアクセスのアドレス
が正にＡ＋αであれば、予測が当たったことになり、主
記憶装置２の処理速度の遅さが吸収され、実質的に主記
憶装置２の処理速度が速くなったように見える。

【００１２】ロードの対象キャッシュラインの次のキ
ャッシュラインを先読みアドレスとす方式。前述したキ
ャッシュ装置１２と主記憶装置２との間に適用する場
合、データの先読みを行なう際に、あるアクセスのアド
レスＡから一つのキャッシュライン（キャッシュ装置１
２と主記憶装置２との間でデータをやり取りする単位で
例えば１２８バイト）分以内のデータを先読みしても、
そのデータは、キャッシュ装置１２内に読み出されてい
るものと重複してしまい、先読みする意味が無い。そこ
で、この方式では、あるアドレスＡに対してアクセスが
有った場合には、１キャッシュライン分だけ先のアドレ
スに対して予測アクセスを行なう。つまり、前述の方式
において、定数αが１キャッシュラインである場合に対
応する。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ先読み方式のうち、前者の分岐予測によ
る先読み方式では、いずれの場合も、データの先読みを
行なう契機が分岐命令実行時に限られているため、分岐
命令の出現頻度が少ないプログラムでは、その効用を発
揮することができない。また、先読みの対象が分岐命令
の次に実行される命令データに限られているため、適用
範囲が狭いなどの課題がある。

【００１４】また、後者の分岐予測以外の先読み方式で
は、いずれの場合も、予測が分岐予測のみに限定される
ことはなくなるが、予測アクセスのアドレス決定手段
が、「定数（αあるいは１キャッシュライン分）を加え
る」点に帰着され、柔軟な予測アクセスを行なえず、予
測ヒット率が高くない。特に、命令アクセスについては
予測ヒット率は高くなるが、オペランド系のアクセスに
ついては、充分な予測ヒット率を実現することができな
い。

【００１５】本発明は、このような課題に鑑み創案され
たもので、アクセスの履歴に応じた柔軟な予測を行なう
ことにより、分岐命令のみに限ることなくオペランド系
のアクセスについても確実に予測を行なえるようにし
て、主記憶装置に対する見かけ上のアクセス時間を大幅
に短縮したデータ先読み制御装置を提供することを目的
とする。

【００１６】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は各種演算処理を実行
する中央処理装置（ＣＰＵ）、２は中央処理装置１の各
種データを記憶する主記憶装置（ＭＳＵ）で、これらの
中央処理装置１および主記憶装置２からデータ処理装置
１０が構成されている。

【００１７】このようなデータ処理装置１０において、
中央処理装置１と主記憶装置２との間に、本発明のデー
タ先読み制御装置１１がそなえられている。このデータ
先読み制御装置１１は、中央処理装置１からの本アクセ
ス要求に応じて本アクセス要求の次の本アクセスを予測
し、その予測結果に基づいて主記憶装置２に対する予測
アクセスを行なうことにより、主記憶装置２から中央処
理装置１の必要とするデータを先読みしうるもので、後
述するアクセスヒストリテーブル〔以下、ＡＨＴ(Acces
s History Table)という〕２１，検索手段２２，予測ア
クセス起動手段３，先読みデータ記憶手段２４，判定手
段２５および切換手段２６から構成されている。

【００１８】ここで、ＡＨＴ２１は、中央処理装置１か
ら主記憶装置２に対して生じる、連続する２つの本アク
セス要求を対にして、初めの本アクセスに応じて後の本
アクセスをアクセス履歴として記憶するものであり、検
索手段２２は、中央処理装置１から主記憶装置２に対す
る本アクセス要求があった場合に、当該本アクセス要求
に対応する後のアクセスを、ＡＨＴ２１から予測アクセ
スとして検索するものである。

【００１９】また、予測アクセス起動手段２３は、検索
手段２２により当該本アクセス要求に対応する後のアク
セスがＡＨＴ２１から検索された場合に、検索された後
のアクセスを予測アクセスとして主記憶装置２に対して
起動するものであり、先読みデータ記憶手段２４は、予
測アクセス起動手段２３により起動された予測アクセス
により主記憶装置２から読み出された先読みデータを格
納するものであり、判定手段２５は、当該本アクセス要
求の次の本アクセス要求と、検索手段２２により検索さ
れた予測アクセスとが同一のものであるか否かを比較し
て判定するものである。

【００２０】さらに、切換手段２６は、判定手段２５に
より同一のものであると判定された場合で、予測アクセ
スによる処理を終了している場合には先読みデータ記憶
手段２４に格納されている先読みデータを中央処理装置
１側へ出力する一方、予測アクセスによる処理を終了し
ていない場合には予測アクセスを本アクセスに切り換え
そのアクセスにより主記憶装置２から読み出された先読
みデータをそのまま中央処理装置１側へ出力するもので
ある（以上、請求項１）。

【００２１】なお、予測アクセス起動手段２３により起
動された予測アクセスが、主記憶装置２に存在しないア
ドレスに対するものであった場合には、当該予測アクセ
スの結果を無効にする（請求項２）。また、中央処理装
置１からの本アクセス要求により主記憶装置２から読み
出したデータを一時的に格納し中央処理装置１からの本
アクセス要求に対応するデータが格納されている場合に
はそのデータを中央処理装置１へ出力するキャッシュ装
置１２を介設する場合には、中央処理装置１からの本ア
クセスを、キャッシュ装置１２を介してデータ先読み制
御装置１１に入力するとともに、主記憶装置２から読み
出したデータをキャッシュ装置１２を介して中央処理装
置１へ出力するように構成する（請求項３）。

【００２２】このとき、予測アクセスのロード単位、お
よび、先読みデータ記憶手段２４のビット幅を、キャッ
シュ装置１２の１ライン分と等しくする（請求項４）。
また、中央処理装置１からの本アクセス要求に対応する
データがキャッシュ装置１２に格納されている場合に
は、ＡＨＴ２１へのアクセス履歴の書込を行なわないよ
うに構成してもよいし（請求項５）、ＡＨＴ２１を、ア
クセス履歴を書き込むための第１のテーブルと、第１の
テーブルに書き込まれたデータを第１のテーブルから転
送・格納され検索手段２２による予測アクセス検索対象
となる第２のテーブルとの２段から構成してもよい（請
求項６）。

【００２３】

【作用】上述した本発明のデータ先読み制御装置（請求
項１）では、中央処理装置１から主記憶装置２に対する
本アクセス要求が生じた場合には、随時、その本アクセ
ス要求と１つ前のアクセスとを対にしアクセス履歴とし
てＡＨＴ２１に記憶させるとともに、検索手段２２によ
り、当該本アクセス要求に対応する後のアクセスが、Ａ
ＨＴ２１から予測アクセスとして検索される。

【００２４】そして、検索手段２２によりその本アクセ
ス要求に対応する後のアクセスがＡＨＴ２１から検索さ
れた場合には、予測アクセス起動手段２３により、検索
された後のアクセスが予測アクセスとして主記憶装置２
に対して起動され、その予測アクセスにより主記憶装置
２から読み出された先読みデータは、先読みデータ記憶
手段２４に格納される。

【００２５】この後、中央処理装置１から主記憶装置２
に対する次の本アクセス要求が生じると、判定手段２５
により、その次の本アクセス要求と、検索手段２２によ
り検索された予測アクセスとが同一のものであるか否か
が比較・判定される。判定手段２５により同一であると
判定された場合には、予測アクセスによる処理を終了し
ていれば、切換手段２６により、先読みデータ記憶手段
２４に格納されている先読みデータが中央処理装置１側
へ出力される一方、予測アクセスによる処理を終了して
いなければ、切換手段２６により、予測アクセスが本ア
クセスに切り換えられ、そのアクセスにより主記憶装置
２から読み出された先読みデータがそのまま中央処理装
置１側へ出力される。

【００２６】これにより、中央処理装置１からの本アク
セス要求の次のアクセスが、アクセス履歴に応じて柔軟
に予測され、その予測結果に基づいて主記憶装置２に対
する予測アクセスが行なわれ、主記憶装置２から中央処
理装置１の必要とするデータが高い予測ヒット率で先読
みされることになる。なお、主記憶装置２に存在しない
アドレスに対して、予測アクセス起動手段２３により予
測アクセスが起動された場合には、その予測アクセスの
結果は無効とされ（請求項２）、異常動作が生じるのを
防止している。

【００２７】また、中央処理装置１からの本アクセス
を、キャッシュ装置１２を介してデータ先読み制御装置
１１に入力するとともに、主記憶装置２から読み出した
データをキャッシュ装置１２を介して中央処理装置１へ
出力することにより（請求項３）、本発明のデータ先読
み制御装置１１は、キャッシュ装置１２をそなえる場合
にも適用される。

【００２８】このとき、予測アクセスのロード単位、お
よび、先読みデータ記憶手段２４のビット幅を、キャッ
シュ装置１２の１ライン分と等しくすることにより（請
求項４）、先読みデータ記憶手段２４の内容をキャッシ
ュ装置１２に書き込むようにすることができる。また、
中央処理装置１からの本アクセス要求に対応するデータ
がキャッシュ装置１２に格納されている場合には、ＡＨ
Ｔ２１へのアクセス履歴の書込を行なわないように構成
することにより（請求項５）、キャッシュ装置１２に格
納されているデータに対するアクセスを重複してＡＨＴ
２１に格納することを防止できる。

【００２９】さらに、中央処理装置１からの本アクセス
を一つ前のアクセスと対にしてＡＨＴ２１に格納した時
点では、その本アクセスにより読み出されたデータはキ
ャッシュ装置１２に格納されており、そのアクセス履歴
を予測アクセスとしてＡＨＴ２１から検索できる状態に
しておいても、キャッシュ装置１２でキャッシュヒット
となり、データ先読み制御装置１１における検索（予
測）動作は無駄なものになる。そこで、ＡＨＴ２１を、
書込専用の第１のテーブルと、検索専用の第２のテーブ
ルとの２段構成とし、ＡＴＨ２１に書き込んだ直後のア
クセス履歴については、第１のテーブルに格納してお
き、検索手段２２による検索対象は第２のテーブルとす
ることにより（請求項６）、前述のような無駄な検索動
作を行なうことを防止できる。

【００３０】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例としてのデータ先読み制
御装置の構成を示すブロック図で、この図２に示すよう
に、本実施例においては、各種演算処理を実行する中央
処理装置（ＣＰＵ）１と、中央処理装置１の各種データ
を記憶する主記憶装置（ＭＳＵ）２と、キャッシュ装置
１２と、本実施例のデータ先読み制御装置１１Ａとから
データ処理装置１０Ａが構成されている。

【００３１】キャッシュ装置（バッファ記憶装置）１２
は、前述した通り、中央処理装置１と主記憶装置２との
間に介設され、中央処理装置１からの本アクセス要求に
より主記憶装置２から読み出したデータを一時的に格納
し、中央処理装置１からの本アクセス要求に対応するデ
ータが格納されている場合（キャッシュヒット）にはそ
のデータを中央処理装置１へ出力するものである。

【００３２】なお、以後、中央処理装置１が発行したア
クセス要求を本アクセスと呼び、データ先読み制御装置
１１Ａが発行したアクセス要求を予測アクセスと呼ぶこ
ととする。そして、本実施例のデータ先読み制御装置１
１Ａは、キャッシュ装置１２と主記憶装置２との間に介
設され、中央処理装置１からの本アクセスを、キャッシ
ュ装置１２を介して入力されるとともに、主記憶装置２
から読み出したデータをキャッシュ装置１２を介して中
央処理装置１へ出力するように構成されている。

【００３３】また、本実施例のデータ先読み制御装置１
１Ａも、中央処理装置１からの本アクセス要求に応じて
本アクセス要求の次の本アクセスを予測し、その予測結
果に基づいて主記憶装置２に対する予測アクセスを行な
うことにより、主記憶装置２から中央処理装置１の必要
とするデータを先読みしうるものであるが、本実施例の
データ先読み制御装置１１Ａは、後述する、アクセスヒ
ストリテーブル〔以下、ＡＨＴ(Access History Table)
という〕３０，最終アクセスアドレスレジスタ〔以下、
ＬＡＡＲ(Last Access Address Register)という〕３
１，セレクタ（ＳＥＬ）３２，ＡＨＴ用コントロール回
路３３，比較回路（ＥＱ）３４，予測アドレス出力部３
５，プリフェッチアクセスアドレスレジスタ〔以下、Ｐ
ＡＡＲ（Pre-fetch Access Address Register)という〕
３６，セレクタ（ＳＥＬ）３７，プリフェッチアクセス
データレジスタ〔以下、ＰＡＤＲ(Pre-fetch Access Da
ta Register)という〕３８，比較回路（ＥＱ）３９，セ
レクタ（ＳＥＬ）４０および切換用コントロール回路４
１から構成されている。

【００３４】ＡＨＴ３０は、中央処理装置１から主記憶
装置２に対して生じる、連続する２つの本アクセス要求
を対にして、初めの本アクセスのアドレスに応じて後の
本アクセスのアドレスをアクセス履歴として記憶するも
のであり、本実施例では、アクセス履歴を書き込むため
の書込専用の第１のテーブル３０Ａと、この第１のテー
ブル３０Ａに書き込まれたデータを第１のテーブル３０
Ａから転送・格納され予測アクセス検索対象となる検索
専用の第２のテーブル３０Ｂとの２段から構成となって
いる。

【００３５】各テーブル３０Ａ，３０Ｂには、対となる
２つの本アクセスのアドレスについて、先の本アクセス
のアドレスの一部分を各テーブル３０Ａ，３０Ｂにおけ
るアドレス（以下、テーブルアドレスという）として、
そのアドレスに、先の本アクセスのアドレスの他部分を
抽出してなる検索キー（図３参照）ＫＥＹ０，ＫＥＹ１
と、この先の本アクセスに続く後の本アクセスのアドレ
スＰＡＡ(Pre-fetch Access Address)０，ＰＡＡ１とが
登録されている。

【００３６】なお、検索キーＫＥＹ０およびＰＡＡ０は
第１のテーブル３０Ａに格納されるデータを示し、検索
キーＫＥＹ１およびＰＡＡ１は第２のテーブル３０Ｂに
格納されるデータを示している。また、図２中、各テー
ブル３０Ａ，３０ＢにおけるＡＤＤは、書込もしくは読
出のためのテーブルアドレスを入力される端子であり、
各テーブル３０Ａ，３０ＢにおけるＷＲＴ／ＲＤは、後
述するＡＨＴ用コントロール回路３３からの制御信号を
受けることにより、各テーブル３０Ａ，３０Ｂでの書込
（WRITE)モード／読出(READ)モードの切換を行なうため
の端子である。

【００３７】そして、第１のテーブル３０Ａへのアクセ
ス履歴の書込・登録制御，第２のテーブル３０Ｂにおけ
るアクセス履歴の検索制御および第１のテーブル３０Ａ
から第２のテーブル３０Ｂへのアクセス履歴の書込・登
録制御は、ＬＡＡＲ３１，セレクタ３２およびＡＨＴ用
コントロール回路３３により後述するごとく行なわれる
ようになっている。

【００３８】ＬＡＡＲ３１は、キャッシュ装置１２を介
し、中央処理装置１からアドレス線４２を通じて送られ
てきた本アクセスのアドレスを記憶するもので、常に最
後に送られてきた本アクセスのアドレスを格納するもの
であり、セレクタ３２は、ＡＴＨ用コントロール回路３
３からの切換制御信号に応じて、中央処理装置１からの
最新の本アクセスのアドレス、もしくは、ＬＡＡＲ３１
に格納されている最後（最新本アクセス直前）の本アク
セスのアドレスのいずれか一方を選択して切換出力する
ものである。

【００３９】ＡＨＴ用コントロール回路３３は、キャッ
シュ装置１２からのキャッシュヒット／ミス情報に基づ
いて、ＡＨＴ３０における各テーブル３０Ａ，３０Ｂの
書込／読出モードの切換制御およびセレクタ３２の切換
制御を行なうことにより、ＡＨＴ３０へのアクセス履歴
の登録や、ＡＨＴ３０のテーブル３０Ｂに対する検索を
制御するものである。

【００４０】ここで、ＡＨＴ用コントロール回路３３の
具体的な制御動作については、図７のタイミングチャー
トにより後述するが、基本的には、以下の項目 (A)〜
(D) にて説明する制御動作がＡＨＴ用コントロール回路
３３により行なわれるようになっている。 (A) 中央処理装置１からの本アクセスが発生すると、キ
ャッシュヒット／ミスに係わらず、セレクタ３２を現本
アクセスのアドレス側に切り換えるとともに、第２のテ
ーブル３０Ｂを読出モードに切り換え、その現本アクセ
スのアドレスのうちテーブルアドレスに対応する部分を
第２のテーブル３０ＢのＡＤＤ端子に入力して、そのテ
ーブルアドレスにおける検索キーＫＥＹ１および予測ア
クセスのアドレスＰＡＡ１を読み出すとともに、その現
本アクセスのアドレスのうち検索キーに対応する部分
を、後述する比較回路３４に入力する。

【００４１】(B) 中央処理装置１からの本アクセスが発
生し、その本アクセス要求に対応するデータがキャッシ
ュ装置１２に格納されている場合、つまり、その本アク
セスがキャッシュヒットした場合には、ＡＨＴ３０への
アクセス履歴の書込・登録を行なわない。 (C) 中央処理装置１からの本アクセスが発生し、その本
アクセス要求に対応するデータがキャッシュ装置１２に
格納されていない場合、つまり、その本アクセスがキャ
ッシュミスした場合、第１のテーブル３０Ａを読出モー
ドに、第２のテーブル３０Ｂを書込モードに切り換える
とともに、セレクタ３２をＬＡＡＲ３１側に切り換え、
ＬＡＡＲ３１に格納されている一つ前の本アクセスのア
ドレスのうちテーブルアドレスに対応する部分を第１の
テーブル３０Ａおよび第２のテーブル３０ＢのＡＤＤ端
子に入力し、第１のテーブル３０Ａから、そのテーブル
アドレスにおける検索キーＫＥＹ０およびアドレスＰＡ
Ａ０を読み出した後、これらの検索キーＫＥＹ０および
アドレスＰＡＡ０を、検索キーＫＥＹ１およびアドレス
ＰＡＡ１として第２のテーブル３０Ｂにおけるそのテー
ブルアドレスに書き込む。

【００４２】(D) 中央処理装置１からの本アクセスが発
生しその本アクセスがキャッシュミスした場合、前記
による動作を終了した後、テーブル３０Ａを書込モード
に切り換え、ＬＡＡＲ３１に格納されている一つ前の本
アクセスのアドレスから前述したテーブルアドレスと検
索キーとに対応する部分を読み出し、テーブル３０Ａに
おいて、そのテーブルアドレスに、一つ前の本アクセス
の検索キーと現在の本アクセスのアドレスとをそれぞれ
ＫＥＹ０，ＰＡＡ０として格納する。

【００４３】また、比較回路３４は、前記の動作に応
じてセレクタ３２から入力される現本アクセスのアドレ
スのうち検索キーに対応する部分と、第２のテーブル３
０Ｂから読み出される検索キーＫＥＹ１とを比較するも
のであり、予測アドレス出力部３５は、比較回路３４に
より２つの検索キーが等しいと判定された場合に、第２
のテーブル３０Ｂから読み出される予測アクセスのアド
レス（以下、予測アドレスいう）ＰＡＡ１をアドレス線
４３に対して出力するものである。

【００４４】本実施例では、前述したセレクタ３２，Ａ
ＨＴ用コントロール回路３３および比較回路３４によ
り、中央処理装置１から主記憶装置２に対する本アクセ
ス要求があった場合（中央処理装置１からのフェッチア
ドレスがアドレス線４２を通じて送られた場合）に、当
該本アクセス要求に対応する後のアクセスのアドレス
を、ＡＨＴ２１から予測アクセスのアドレスＰＡＡ１と
して検索する、本発明でいうところの検索手段が構成さ
れている。

【００４５】ＰＡＡＲ３６は、ＡＨＴ３０における検索
により予測アドレスが得られた場合、予測アドレス出力
部３５から出力された予測アドレスを格納するものであ
り、セレクタ３７は、アドレス線４２からの現本アクセ
スのアドレス（フェッチアドレス）と、アドレス線４３
からの予測アドレスとのいずれか一方を選択してアドレ
ス線４４へ切換出力するもので、後述する切換用コント
ロール回路４１によりその切換動作を制御されるように
なっている。

【００４６】ＰＡＤＲ（先読みデータ記憶手段）３８
は、セレクタ３７により予測アドレスが出力されて予測
アクセスが起動されることにより、主記憶装置２から読
み出された先読みデータを格納するものであり、比較回
路（判定手段）３９は、現本アクセス要求の次の本アク
セス要求が中央処理装置１から発生した場合に、その次
の本アクセスのアドレスと、ＰＡＡＲ３６に格納されて
いる予測アドレス（ＡＨＴ３０の検索結果）とが同一の
ものであるか否かを比較して判定するものである。

【００４７】セレクタ４０は、主記憶装置２からのデー
タを中央処理装置１側（キャッシュ装置１２）へ直接出
力するか、主記憶装置２から読み出されＰＡＤＲ３８に
一旦格納されたデータ（先読みデータ）を出力するかを
切り換えるもので、後述する切換用コントロール回路４
１によりその切換動作を制御されるようになっている。

【００４８】そして、切換用コントロール回路４１は、
比較回路３４，３９による比較・判定結果と、予測アク
セスを起動した場合にはその予測アクセスが終了してい
るか否か（予測アクセスによる先読みデータがＰＡＤＲ
３８に格納されているか否か）とに応じて、セレクタ３
７，４０の切換動作を制御するもので、基本的には、以
下の項目(E),(F) にて説明する制御動作を実行するもの
である。

【００４９】(E) セレクタ３７の切換制御について 通常、セレクタ３７はアドレス線４２側に切り換えられ
ており、中央処理装置１からアドレス線４２を通じて本
アクセスのアドレスが到来すると、その本アクセスのア
ドレスはアドレス線４４を通じて主記憶装置２へ送ら
れ、通常のアクセスが行なわれるようになっている。

【００５０】中央処理装置１から本アクセス要求がある
と、ＡＨＴ３０における予測アドレスの検索が行なわれ
るが、現本アクセスのアドレスに続く次のアクセスのア
ドレスがアクセス履歴としてＡＨＴ３０に登録されてお
り、ＡＨＴ３０による検索の結果、次のアクセスのアド
レスつまり予測アドレスが得られた場合（比較回路３４
が一致したと判定した場合）、セレクタ３７をアドレス
線４３側に切り換え、予測アドレス出力部３５からの予
測アドレスを、アドレス線４４を通じて主記憶装置２へ
出力することにより、主記憶装置２に対する予測アクセ
スが起動されるようになっている。

【００５１】つまり、本実施例では、予測アドレス出力
部３５，セレクタ３７および切換用コントロール回路４
１により、検索された次のアクセスを予測アクセスとし
て主記憶装置２に対して起動する、本発明でいうところ
の予測アドレス起動手段が構成されている。 (F) セレクタ４０の切換制御について 中央処理装置１からアドレス線４２を通じて本アクセス
のアドレスが到来すると、比較回路３９により、現本ア
クセスのアドレスと、ＰＡＡＲ３６に格納された一つ前
の本アクセスの際にＡＨＴ３０から検索された予測アド
レスとが比較され、同一であると判定された場合（予測
が当たった場合）で、且つ、その予測アドレスによる主
記憶装置２に対する予測アクセス処理を終了している場
合には、セレクタ４０をＰＡＤＲ３８側に切り換えて、
ＰＡＤＲ３８に格納されている先読みデータを中央処理
装置１側（キャッシュ装置１２）へ出力する。

【００５２】一方、比較回路３９により同一であると判
定された場合で、且つ、予測アドレスによる主記憶装置
２に対する予測アクセス処理を終了していない場合に
は、セレクタ４０を主記憶装置２側に切り換えることに
より、予測アクセスを本アクセスに切り換え、そのアク
セスにより主記憶装置２から読み出された先読みデータ
をそのまま中央処理装置１側（キャッシュ装置１２）へ
出力する。

【００５３】つまり、本実施例では、セレクタ４０およ
び切換用コントロール回路４１により、本発明でいうと
ころの切換手段が構成されている。なお、比較回路３９
による比較結果が同一でない場合には、セレクタ４０を
主記憶装置２側に切り換え、セレクタ３７を介して出力
された本アクセスの結果、主記憶装置２から読み出され
たデータをそのまま中央処理装置１側（キャッシュ装置
１２）へ出力する。

【００５４】以上が、切換用コントロール回路４１によ
るセレクタ３７，４０の切換制御動作についての説明で
ある。なお、本実施例では、起動された予測アクセス
が、主記憶装置２に存在しないアドレスに対するもので
あった場合には、主記憶装置２から読み出された先読み
データのＰＡＤＲ３８への書込を禁止することにより、
当該予測アクセスの結果を無効にするようになってい
る。

【００５５】また、本実施例では、予測アクセスのロー
ド単位、および、ＰＡＤＲ３８のビット幅は、キャッシ
ュ装置１２の１ライン分と等しくしている。上述の構成
により、本実施例のデータ先読み制御装置１１Ａでは、
中央処理装置１から主記憶装置２に対する本アクセス要
求が生じた場合、ＬＡＡＲ３１，セレクタ３２，ＡＨＴ
用コントロール回路３３，比較回路３４により、随時、
その本アクセス要求と１つ前のアクセスとを対にしアク
セス履歴としてＡＨＴ３０に登録するとともに、現本ア
クセス要求に対応する後のアクセスのアドレスが、ＡＨ
Ｔ３０から予測アクセスとして検索される。このＡＨＴ
３０に対するアクセス履歴の登録および検索の詳細な動
作は図６により後述する。

【００５６】そして、ＡＨＴ３０から予測アドレスが検
索された場合、つまり、比較回路３４により、現本アク
セスのアドレスのうち検索キーに対応する部分（図３参
照）と、第２のテーブル３０Ｂから読み出される検索キ
ーＫＥＹ１とが等しいと判定された場合には、セレクタ
３７を介して現本アクセスのアドレスをアドレス線４２
からアドレス線４４へ出力して主記憶装置２に対して現
本アクセスを起動してから、セレクタ３７をアドレス線
４３側に切り換える。

【００５７】これにより、予測アドレス出力部３５から
の予測アドレスが、アドレス線４３からアドレス線４４
へ出力され、主記憶装置２に対して予測アドレスが起動
され、その予測アクセスにより主記憶装置２から読み出
された先読みデータは、ＰＡＤＲ３８に格納される。な
お、比較回路３４により等しくないと判定された場合
（つまりＡＨＴ３０から予測アドレスを検索できなかっ
た場合）には、セレクタ３７は、アドレス線４２側に切
り換わったままで、アドレス線４３側に切り換えられる
ことはない。また、予測アドレスがＡＨＴ３０から検索
されると、その予測アドレスは、予測アドレス出力部３
５によりセレクタ３７へ出力されると同時に、ＰＡＡＲ
３６へも出力され、このＰＡＡＲ３６において次の予測
アドレスが入力されるまで格納される。

【００５８】予測アドレス起動後、中央処理装置１から
主記憶装置２に対する次の本アクセス要求が生じると、
比較回路３９により、中央処理装置１からアドレス線４
２を通じてその次の本アクセスのアドレスと、ＰＡＡＲ
３６に格納されている予測アドレス（ＡＨＴ３０の検索
結果）とが比較され、その比較結果が切換用コントロー
ル回路４１へ出力される。

【００５９】そして、比較回路３９による比較結果が同
一（予測が当たった場合）であり、且つ、図４に示すよ
うに予測アドレスによる主記憶装置２に対する予測アク
セス処理を終了しＰＡＤＲ３８に先読みデータが格納さ
れている場合には、切換用コントロール回路４１により
セレクタ４０がＰＡＤＲ３８側に切り換えられ、ＰＡＤ
Ｒ３８に格納されている先読みデータが、セレクタ４０
を介して中央処理装置１側（キャッシュ装置１２）へ出
力される。このとき、予測アクセス処理を終了している
が、比較回路３９による比較結果が同一でなかった場合
（予測がはずれた場合）には、ＰＡＤＲ３８に格納され
ている先読みデータは無効化される。

【００６０】また、図５に示すように、比較回路３９に
よる比較結果が同一であり、且つ、予測アドレスによる
主記憶装置２に対する予測アクセス処理を終了しておら
ずＰＡＤＲ３８に先読みデータが格納されていない場合
（予測アクセス終了前に次の本アクセスが入力された場
合）には、切換用コントロール回路４１によりセレクタ
４０が主記憶装置２側に切り換えられ、予測アクセスが
本アクセスへ移行し、そのアクセスにより主記憶装置２
から読み出された先読みデータはそのまま中央処理装置
１側（キャッシュ装置１２）へ出力される。

【００６１】このとき、予測アクセス処理を終了する前
に次の本アクセスが入力され、比較回路３９による比較
結果が同一でなかった場合には、予測アクセスによる主
記憶装置２からの読出データは、ＰＡＤＲ３８に一旦格
納された後に無効化され、その次の本アクセスによる主
記憶装置２からの読出データは、セレクタ４０から中央
処理装置１側（キャッシュ装置１２）へ出力される。

【００６２】このように、本実施例によれば、中央処理
装置１からの本アクセス要求の次のアクセスがアクセス
履歴に応じて柔軟に予測され、その予測結果に基づいて
主記憶装置２に対する予測アクセスが行なわれ、主記憶
装置２から中央処理装置１の必要とするデータが高い予
測ヒット率で先読みされることになる。従って、分岐命
令のみに限ることなくオペランド系のアクセスについて
も確実に予測を行なうことができ、主記憶装置２に対す
る見かけ上のアクセス時間を大幅に短縮することができ
る。

【００６３】特に、図４に示すように予測アクセス終了
後に入力された次の本アクセスについて予測が当たって
いれば、その次の本アクセスについてのデータは、ＰＡ
ＤＲ３８からセレクタ４０を介して即座に中央処理装置
１側（キャッシュ装置１２）へ出力されるので、主記憶
装置２に対するアクセス時間を大幅に短縮することがで
きる。

【００６４】また、図５に示すように、予測アクセス処
理終了前に入力された次の本アクセスについて予測が当
たっていれば、予測アクセスが次の本アクセスに移行さ
れるため、その次の本アクセスと同じアクセスが予め予
測アクセスとして起動されており、その次の本アクセス
の終了時刻は早くなり、その次の本アクセスによる主記
憶装置２に対するアクセス時間は、見かけ上大幅に短縮
されることになる。

【００６５】さらに、主記憶装置２に存在しないアドレ
スに対して、予測アクセスが起動された場合には、主記
憶装置２は例外を伴って応答する。このとき、本実施例
では、主記憶装置２から読み出された先読みデータのＰ
ＡＤＲ３８への書込を禁止することにより、当該予測ア
クセスの結果が無効化され、異常動作の発生が確実に防
止される。

【００６６】また、本実施例では、予測アクセスのロー
ド単位、および、ＰＡＤＲ３８のビット幅を、キャッシ
ュ装置１２の１ライン分と等しくすることにより、ＰＡ
ＤＲ３８の内容をキャッシュ装置１２に書き込むように
することが可能で、本実施例のデータ先読み制御装置１
１Ａからキャッシュ装置１２に対して効率のよいデータ
書込を行なえるとともに、キャッシュ装置１２における
キャッシュヒット率が大幅に向上する。

【００６７】次に、図６により、ＡＨＴ３０に対する具
体的なアクセス履歴の登録動作および検索動作について
説明する。この図６に示すタイミングチャートでは、ア
ドレスａ３，ｂ３，ａ４，ｂ３，ａ５，ｂ４の順でロー
ド命令（中央処理装置１からの本アクセス要求）が発生
したものとする。また、図６中のＡ〜Ｏはそれぞれ以下
のような情報を示すものである。

【００６８】Ａ：ロード要求（本アクセス要求）のアド
レス(real access address) Ｂ：キャッシュ装置１２において、その本アクセスにつ
いてヒット（hit)したかミス(miss)したかに関する情報
(cache miss/hit) Ｃ：ＬＡＡＲ３１に格納されている一つ前の本アクセス
のアドレス Ｄ：第１のテーブル３０ＡのＡＤＤ端子に入力される１
バイト幅のアドレス（前記テーブルアドレス；AHT0 ADD
R) Ｅ：ＡＨＴ用コントロール回路３３から第１のテーブル
３０ＡのＷＲＴ／ＲＤ端子に入力されるモード設定情報
(AHT0 R/W;ｒのとき読出モード，ｗのとき書込モード） Ｆ：第１のテーブル３０Ａにおける検索キーデータ(AHT
0 KEY0) Ｇ：第１のテーブル３０Ａにおける予測アクセスアドレ
スデータ(AHT0 PAA0) ここで、ＦおよびＧにおけるデータは、Ｅが“ｒ”であ
る場合には第１のテーブル３０Ａに書き込まれるものを
示し、Ｅが“ｗ”である場合には第１のテーブル３０Ａ
から第２のテーブル３０Ｂへ読み出されるものを示して
いる。

【００６９】Ｈ：第２のテーブル３０ＢのＡＤＤ端子に
入力される１バイト幅のアドレス（前記テーブルアドレ
ス；AHT1 ADDR) Ｉ：ＡＨＴ用コントロール回路３３から第２のテーブル
３０ＢのＷＲＴ／ＲＤ端子に入力されるモード設定情報
(AHT0 R/W;ｒのとき読出モード，ｗのとき書込モード） Ｊ：第２のテーブル３０Ｂにおける検索キーデータ(AHT
1 KEY1) Ｋ：第２のテーブル３０Ｂにおける予測アクセスアドレ
スデータ(AHT1 PAA1) ここで、ＪおよびＫにおけるデータは、Ｅが“ｒ”であ
る場合には第１のテーブル３０Ａから第２のテーブル３
０Ｂに書き込まれるものを示し、Ｅが“ｗ”である場合
には、Ｊについては第２のテーブル３０Ｂから比較回路
３４へ読み出されるものを示し、Ｋについては予測アド
レス出力部３５へ読み出されるものを示している。

【００７０】Ｌ：比較回路３４の出力〔ＥＱ２（Ａ＝Ｈ
Ｊ）；“yes ”の場合、比較回路３４による比較結果が
等しく、“no”の場合、比較回路３４による比較結果が
等しくないことを示す〕 Ｍ：予測アクセスの起動信号〔AHT1 hit(predict go)；
“yes ”の場合、本信号がアクティブになり予測アクセ
スが起動されたことを示す（このＭはＬと全く同じ信号
となる）〕 Ｎ：予測アクセスのアドレス〔predict access addr;第
２のテーブル３０Ｂが読出モードとなった時に出力され
る予測アクセスアドレスデータ(AHT1 PAA1) 〕 Ｏ：ＰＡＡＲ３６に格納されている予測アクセスのアド
レス なお、本実施例では、アドレスは例えば２バイトとす
る。また、ＡＨＴ３０（テーブル３０Ａ，３０Ｂ）への
アドレス入力(ADDR;前記テーブルアドレス）としては、
上１バイト（例えばアドレス“ａ３”であれば“ａ”）
が入力され、ＡＨＴエントリ内の検索キーは、下１バイ
ト（例えばアドレス“ａ３”であれば“３”）とする。
ただし、これは、あくまで一例であり、実際のアドレス
の幅，ＡＨＴ３０のエントリ数等は任意に設定すること
ができる。さらに、キャッシュ装置１２における検索手
段も、ＡＨＴ３０に対するものと等しいものとする。即
ち、キャッシュ装置１２のアドレス入力には、アドレス
の上１バイトが入力され、キャッシュ装置１２のエント
リ数は例えば２５６とする。

【００７１】以上のことを踏まえて次に動作について説
明する。まず、図６に示す最初の本アクセスは、ＡＨＴ
３０（第２のテーブル３０Ｂ）に履歴が登録されていな
いため、予測アクセスを行なえなかった場合を示す。こ
のときの本アクセスのアドレスは“ａ３”で、第２のテ
ーブル３０Ｂのアドレス“ａ”に格納されている検索キ
ーＫＥＹ１は２であるから、比較回路３４により不一致
（Ｌ＝ｎｏ）となる。ここで、第２のテーブル３０Ｂに
登録されていたのは、アドレス“ａ２”の後にアドレス
“ｆ０”のアクセスが到来することを予測するアクセス
履歴である。

【００７２】また、図６に示す２番目の本アクセスはア
ドレス“ｂ３”に対するもので、第２のテーブル３０Ｂ
には、アドレス“ｂ３”の後にアドレス“ｆ１”のアク
セスが到来することを予測するアクセス履歴が登録され
ている場合の動作を示す。この場合、比較回路３４によ
る比較結果は一致（Ｌ，Ｍ＝ｙｅｓ）となり、第２のテ
ーブル３０Ｂから読み出された予測アドレスＰＡＡ１
が、予測アドレス出力部３５から出力されて、ＰＡＡＲ
３６に格納されるとともに、その予測アドレスによる予
測アクセスが起動される。

【００７３】図６に示す３番目の本アクセスはアドレス
“ａ４”に対するもので、ＡＨＴ３０（第２のテーブル
３０Ｂ）に履歴が登録されていない場合を示す。この場
合の動作は、前述した最初の本アクセスの場合と同じと
なる。上述した３つの本アクセスは、全てキャッシュミ
ス（Ｂ：miss）している場合が示されているので、第１
のテーブル３０Ａおよび第２のテーブル３０Ｂに対する
アクセス履歴の登録・書込を行なう。これを最初の本ア
クセスを例に説明する。

【００７４】まず、ＡＨＴ用コントロール回路３３によ
り、第２のテーブル３０Ｂによる検索終了後に、第１の
テーブル３０Ａを読出モード（Ｅ：ｒ）に、第２のテー
ブル３０Ｂを書込モード（Ｉ：ｗ）に切り換えるととも
に、セレクタ３２をＬＡＡＲ３１側に切り換え、ＬＡＡ
Ｒ３１に格納されている一つ前の本アクセスのアドレス
“ｂ２”のうちテーブルアドレスに対応する部分“ｂ”
を第１のテーブル３０Ａおよび第２のテーブル３０Ｂの
ＡＤＤ端子に入力し、第１のテーブル３０Ａから、その
テーブルアドレス“ｂ”における検索キー“３”（Ｆ）
およびアドレス“ｆ１”（Ｇ）を読み出した後、これら
のデータ“３”，“ｆ１”を、それぞれ検索キーＫＥＹ
１（Ｊ）およびアドレスＰＡＡ１（Ｋ）として第２のテ
ーブル３０Ｂにおけるそのテーブルアドレスｂに書き込
む。

【００７５】また、この第１のテーブル３０Ａから第２
のテーブル３０Ｂを行なった後、ＡＨＴ用コントロール
回路３３によりテーブル３０Ａを書込モード（Ｅ：ｗ）
に切り換え、ＬＡＡＲ３１に格納されている一つ前の本
アクセスのアドレス“ｂ２”からテーブルアドレス
“ｂ”と検索キー“２”とに対応する部分を読み出し、
テーブル３０Ａにおいて、そのテーブルアドレス“ｂ”
に、一つ前の本アクセスの検索キー“２”と現在の本ア
クセスのアドレス“ａ３”とをそれぞれＫＥＹ０，ＰＡ
Ａ０として格納する。

【００７６】以上のような登録・書込動作は、図６に示
す２番目，３番目の本アクセスについても全く同様に行
なわれ、第１のテーブル３０Ａには、アドレス“ａ３”
から“ｂ３”への履歴とアドレス“ｂ３”から“ａ４”
への履歴とが新たに登録されるとともに、第２のテーブ
ル３０Ｂには、第１のテーブル３０Ｂから、アドレス
“ａ５”から“ｆ２”への履歴とアドレス“ｂ２”から
“ａ３”への履歴とが書き込まれる。

【００７７】ここまでの動作により、第１のテーブル３
０Ａには、アドレス“ａ３”から“ｂ３”への履歴とア
ドレス“ｂ３”から“ａ４”への履歴とが登録されてい
る。また、アドレス“ｂ２”から“ａ３”への履歴はア
ドレス“ｂ３”から“ａ４”への履歴と同じエントリで
あるため、上書きされて消滅している。さて、図６に示
す４番目の本アクセスはアドレス“ｂ３”に対するもの
で、ＡＨＴ３０（第２のテーブル３０Ｂ）に履歴が登録
されていない場合を示す。ただし、この場合、キャッシ
ュヒット（Ｂ：hit)しているので、ＡＨＴ３０へのアク
セス履歴の書込・登録を行なわない（登録サイクルが無
い）。この点を除けば、この４番目の本アクセスに対す
る処理も、最初や３番目の本アクセスに対するものと同
様である。

【００７８】ここで、何故、キャッシュヒットした場合
にはＡＨＴ３０への登録を行なわないかについて簡単に
説明する。前記４番目の本アクセスについてもＡＨＴ３
０への登録を行なった場合、つまり、キャッシュミス／
ヒットに係わらずＡＨＴ３０への登録を行なった場合、
ＡＨＴ３０をテーブル３０Ａ，３０Ｂによる２段構成と
する必要はなくなる。何故ならば、毎回、第１のテーブ
ル３０Ａの内容が第２のテーブル３０Ｂへコピーされる
ため、第１のテーブル３０Ａと第２のテーブル３０Ｂと
が同じデータをもつことになるからである。

【００７９】この場合、ＡＨＴ３０に登録されている予
測アドレスは全てキャッシュ装置１２上に存在するデー
タになってしまい、予測アクセスを行なう意味がなくな
ってしまう。これを図６により確認すると、最初の本ア
クセスの直後に、第２のテーブル３０Ｂにも、アドレス
“ｂ２”から“ａ３”への履歴が登録されることにな
り、同時にキャッシュ装置１２にもアドレス“ａ３”に
ついてのデータが主記憶装置２から読み出される。

【００８０】これに対し、本発明のように構成すること
で、キャッシュ装置１２上に読み出されているデータの
アドレスはＡＨＴ３０の第１のテーブル３０Ａに登録さ
れ、第２のテーブル３０Ｂには、キャッシュ装置１２か
ら追い出されたデータのアドレスが登録されることにな
る。従って、予測アクセスは、キャッシュ装置１２に読
み出されていないデータに対して行なわれることにな
る。

【００８１】最後に、図６に示す５番目の本アクセスは
アドレス“ａ５”に対するもので、ＡＨＴ３０（第２の
テーブル３０Ｂ）に履歴（アドレス“ａ５”から“ｆ
２”への履歴）が登録されており、且つ、キャッシュヒ
ット（Ｂ：hit)している場合を示し、登録サイクルが無
い点を除いては、２番目の本アクセスの場合と同様の動
作となる。また、図６に示す６番目の本アクセスはアド
レス“ｂ４”に対するもので、最初や３番目の本アクセ
スの場合と同様の動作を行なっている。

【００８２】以上のように、本実施例によれば、中央処
理装置１からの本アクセス要求に対応するデータがキャ
ッシュ装置１２に格納されている場合には、ＡＨＴ３０
へのアクセス履歴の書込を行なわないため、キャッシュ
装置１２に格納されているデータに対するアクセスを重
複してＡＨＴ３０に格納することを防止でき、データを
効率よく登録することができる。

【００８３】また、前述したように、中央処理装置１か
らの本アクセスを一つ前のアクセスと対にしてＡＨＴ３
０に格納した時点では、その本アクセスにより読み出さ
れたデータはキャッシュ装置１２に格納されており、そ
のアクセス履歴を予測アクセスとしてＡＨＴ３０から検
索できる状態にしておいても、キャッシュ装置１２でキ
ャッシュヒットとなり、データ先読み制御装置１１にお
ける検索（予測）動作は無駄なものになる。

【００８４】そこで、本実施例のように、ＡＨＴ３０
を、書込専用の第１のテーブル３０Ａと、検索専用の第
２のテーブル３０Ｂとの２段構成とし、ＡＴＨ３０に書
き込んだ直後のアクセス履歴については、第１のテーブ
ル３０Ａに格納しておき、キャッシュ装置１２から追い
出されたデータのアドレスが第２のテーブル３０Ｂに登
録されるため、キャッシュ装置１２上に存在するデータ
と同じデータに対して予測アクセスする確率が低くな
り、無駄な検索動作を行なうことなく効率のよい検索動
作を行なえる。

【００８５】なお、ＡＨＴ３０（各テーブル３０Ａ，３
０Ｂ）のエントリは、主記憶装置２上の全ての記憶セル
に対応して設けることが望まれるが、このようにする
と、ＡＨＴ３０に必要なハードウエア量は莫大なものと
なるため、実際は、全主記憶セルに関する情報のうち、
最近にアクセスが行なわれた幾つかのセルに関する情報
のみを保持する。これは、キャッシュ装置で一般的に行
なわれている手法と全く同様である。本実施例における
ＡＨＴ３０の検索でも、一般のキャッシュ装置と同様に
アドレス情報の一部分のみを用いている（図３参照）。

【００８６】

【発明の効果】以上詳述したように、本発明のデータ先
読み制御装置（請求項１）によれば、アクセス履歴をＡ
ＨＴに登録し、本アクセス要求がある毎にＡＨＴを検索
して予測を行なうことにより、アクセスの履歴に応じた
柔軟な予測が可能になって、分岐命令のみに限ることな
くオペランド系のアクセスについても確実に予測を行な
え、主記憶装置に対する見かけ上のアクセス時間を大幅
に短縮することができる。

【００８７】また、主記憶装置に存在しないアドレスに
対して予測アクセスが起動された場合には、その予測ア
クセスの結果を無効化することにより（請求項２）、異
常動作が生じるのを確実に防止できる。さらに、中央処
理装置からの本アクセスを、キャッシュ装置を介して入
力するとともに、主記憶装置から読み出したデータをキ
ャッシュ装置を介して中央処理装置へ出力することによ
り（請求項３）、本発明のデータ先読み制御装置を、キ
ャッシュ装置をそなえる場合にも適用される同様の作用
効果を得ることができる。

【００８８】このとき、予測アクセスのロード単位、お
よび、先読みデータ記憶手段のビット幅を、キャッシュ
装置の１ライン分と等しくすることにより（請求項
４）、先読みデータ記憶手段の内容をキャッシュ装置に
書き込むようにすることができ、データ先読み制御装置
からキャッシュ装置に対して効率のよいデータ書込を行
なえるとともに、キャッシュ装置におけるキャッシュヒ
ット率を向上できる効果がある。

【００８９】また、中央処理装置からの本アクセス要求
に対応するデータがキャッシュ装置に格納されている場
合には、ＡＨＴへのアクセス履歴の書込を行なわないよ
うに構成することにより（請求項５）、キャッシュ装置
に格納されているデータに対するアクセスを重複してＡ
ＨＴに格納することを防止できデータを効率よく登録で
きる。

【００９０】さらに、ＡＨＴを、書込専用の第１のテー
ブルと、検索専用の第２のテーブルとの２段構成とし、
ＡＴＨに書き込んだ直後のアクセス履歴については、第
１のテーブルに格納しておき、検索対象は第２のテーブ
ルとすることにより（請求項６）、キャッシュ装置上に
存在するデータと同じデータに対して予測アクセスする
確率が低くなり、効率のよい検索動作を行なえる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例としてのデータ先読み制御装
置の構成を示すブロック図である。

【図３】本実施例における検索キーを説明するための図
である。

【図４】本実施例の動作を説明するためのタイミングチ
ャートである。

【図５】本実施例の動作を説明するためのタイミングチ
ャートである。

【図６】本実施例におけるアクセスヒストリテーブルの
動作を説明するためのタイミングチャートである。

【図７】一般的なデータ処理装置を示すブロック図であ
る。

【符号の説明】

１ 中央処理装置（ＣＰＵ） ２ 主記憶装置（ＭＳＵ） １０，１０Ａ データ処理装置 １１，１１Ａ データ先読み制御装置 １２ キャッシュ装置（バッファ記憶装置） ２１ アクセスヒストリテーブル ２２ 検索手段 ２３ 予測アクセス起動手段 ２４ データ記憶手段 ２５ 判定手段 ２６ 切換手段 ３０ アクセスヒストリテーブル（ＡＨＴ） ３０Ａ 第１のテーブル ３０Ｂ 第２のテーブル ３１ 最終アクセスアドレスレジスタ（ＬＡＡＲ） ３２ セレクタ（検索手段） ３３ ＡＨＴ用コントロール回路（検索手段） ３４ 比較回路（検索手段） ３５ 予測アドレス出力部（予測アクセス起動手段） ３６ プリフェッチアクセスアドレスレジスタ（ＰＡＡ
Ｒ） ３７ セレクタ（予測アクセス起動手段） ３８ プリフェッチアクセスデータレジスタ（ＰＡＤ
Ｒ，先読みデータ記憶手段） ３９ 比較回路（判定手段） ４０ セレクタ（切換手段） ４１ 切換用コントロール回路（切換手段，予測アドレ
ス起動手段） ４２〜４４ アドレス線

Claims (6)

【特許請求の範囲】
1. 【請求項１】 各種演算処理を実行する少なくとも一つ
   の中央処理装置（１）と、該中央処理装置（１）の各種
   データを記憶する主記憶装置（２）とからなるデータ処
   理装置（１０）において該中央処理装置（１）と該主記
   憶装置（２）との間にそなえられ、該中央処理装置
   （１）からの本アクセス要求に応じて該本アクセス要求
   の次の本アクセスを予測しその予測結果に基づいて該主
   記憶装置（２）に対する予測アクセスを行なうことによ
   り該主記憶装置（２）から該中央処理装置（１）の必要
   とするデータを先読みしうるデータ先読み制御装置であ
   って、 該中央処理装置（１）から該主記憶装置（２）に対して
   生じる、連続する２つの本アクセス要求を対にして、初
   めの本アクセスに応じて後の本アクセスをアクセス履歴
   として記憶するアクセスヒストリテーブル（２１）と、 該中央処理装置（１）から該主記憶装置（２）に対する
   本アクセス要求があった場合に、当該本アクセス要求に
   対応する後のアクセスを、該アクセスヒストリテーブル
   （２１）から予測アクセスとして検索する検索手段（２
   ２）と、 該検索手段（２２）により当該本アクセス要求に対応す
   る後のアクセスが該アクセスヒストリテーブル（２１）
   から検索された場合に、検索された後のアクセスを予測
   アクセスとして該主記憶装置（２）に対して起動する予
   測アクセス起動手段（２３）と、 該予測アクセス起動手段（２３）により起動された予測
   アクセスにより該主記憶装置（２）から読み出された先
   読みデータを格納する先読みデータ記憶手段（２４）
   と、 当該本アクセス要求の次の本アクセス要求と、該検索手
   段（２２）により検索された予測アクセスとが同一のも
   のであるか否かを比較して判定する判定手段（２５）
   と、 該判定手段（２５）により同一のものであると判定され
   た場合で、該予測アクセスによる処理を終了している場
   合には該先読みデータ記憶手段（２４）に格納されてい
   る先読みデータを該中央処理装置（１）側へ出力する一
   方、該予測アクセスによる処理を終了していない場合に
   は該予測アクセスを本アクセスに切り換えそのアクセス
   により該主記憶装置（２）から読み出された先読みデー
   タをそのまま該中央処理装置（１）側へ出力する切換手
   段（２６）とがそなえられていることを特徴とする、デ
   ータ先読み制御装置。
2. 【請求項２】 該予測アクセス起動手段（２３）により
   起動された予測アクセスが、該主記憶装置（２）に存在
   しないアドレスに対するものであった場合には、当該予
   測アクセスの結果を無効にすることを特徴とする、請求
   項１記載のデータ先読み制御装置。
3. 【請求項３】 該中央処理装置（１）との間に、該中央
   処理装置（１）からの本アクセス要求により該主記憶装
   置（２）から読み出したデータを一時的に格納し該中央
   処理装置（１）からの本アクセス要求に対応するデータ
   が格納されている場合にはそのデータを該中央処理装置
   （１）へ出力するキャッシュ装置（１２）を介設され、 該中央処理装置（１）からの本アクセスを、該キャッシ
   ュ装置（１２）を介して入力されるとともに、該主記憶
   装置（２）から読み出したデータを該キャッシュ装置
   （１２）を介して該中央処理装置（１）へ出力すること
   を特徴とする、請求項１または２に記載のデータ先読み
   制御装置。
4. 【請求項４】 前記予測アクセスのロード単位、およ
   び、該先読みデータ記憶手段（２４）のビット幅を、該
   キャッシュ装置（１２）の１ライン分と等しくすること
   を特徴とする、請求項３記載のデータ先読み制御装置。
5. 【請求項５】 該中央処理装置（１）からの本アクセス
   要求に対応するデータが該キャッシュ装置（１２）に格
   納されている場合には、該アクセスヒストリテーブル
   （２１）への前記アクセス履歴の書込を行なわないこと
   を特徴とする、請求項３または４に記載のデータ先読み
   制御装置。
6. 【請求項６】 前記アクセスヒストリテーブル（２１）
   が、前記アクセス履歴を書き込むための第１のテーブル
   と、該第１のテーブルに書き込まれたデータを該第１の
   テーブルから転送・格納され該検索手段（２２）による
   予測アクセス検索対象となる第２のテーブルとの２段か
   ら構成されていることを特徴とする、請求項３〜５のい
   ずれかに記載のデータ先読み制御装置。