JPH05165663A

JPH05165663A - データ処理装置

Info

Publication number: JPH05165663A
Application number: JP3329148A
Authority: JP
Inventors: Yoshihiro Kusano; 義博草野; Tsutomu Tanaka; 田中　　勉; Takao Kato; 高夫加藤; Haruhiko Ueno; 治彦上埜; Akiyoshi Ino; 明寿猪野; Hideki Sakata; 英樹坂田; Takahiro Tsukamoto; 孝宏塚本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-12-12
Filing date: 1991-12-12
Publication date: 1993-07-02

Abstract

(57)【要約】【目的】本発明の目的は、データの処理効率を向上する
ことのできるデータ処理装置を提供することにある。【構成】非同期処理手段８で主記憶アクセス処理を、命
令処理装置１の命令実行処理とは非同期に行わしめ、動
的アドレス変換装置２またはアドレス変換バッファ８で
各種のアクセス例外を発生し処理が中断したとき、中断
した処理の再開に必要な情報を検出手段５０で検出し、
検出された中断した処理の再開に必要な情報を保持手段
１５，１７で保持し、アクセス例外が発生した際に、保
持された中断した処理の再開に必要な情報をアクセス例
外処理を行なうプログラムに対して通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主記憶装置と、主記憶
装置上にあるデータを操作する命令を実行するに伴って
生じる主記憶アクセス処理が、命令実行処理とは非同期
に動作させる命令処理装置とを有するデータ処理装置に
関する。

【０００２】

【従来の技術】命令処理装置及び主記憶装置を有するデ
ータ処理装置において、アドレス変換バッファTLBがミ
スヒットした時またはキャッシュがミスヒットした時、
主記憶アクセス処理には、一般に多くの時間を要する。

【０００３】主記憶アクセス処理を命令処理装置の命令
実行処理と同期して動作させる同期主記憶アクセス処理
を行うデータ処理装置においては、主記憶操作命令の正
常終了を確認した後に、引き続く命令の実行を開始す
る。したがって、主記憶操作命令が例外終了した場合で
かつこれを再開する必要がある場合に、単にプログラム
カウンタを例外を発生した主記憶操作命令を指し示すよ
うに戻して処理を再開すればよい。例えば主記憶操作命
令がアドレス変換バッファTLBミスヒットまたはキャッ
シュミスヒットを起こした時に、主記憶操作命令に続く
命令は、該主記憶操作命令の終了を待って実行される。
したがって、これら後続命令の実行開始が大きく遅れ
る。

【０００４】しかしながら、実行を待たされている命令
の中には、先行する主記憶操作命令の終了結果に依存し
ないため、先行する主記憶操作命令の終了を待たずに、
実行可能となるものがある。ここで、命令処理装置が主
記憶操作命令の終了を待たずにプログラムカウンタを進
め、プログラム上で主記憶操作命令より後に位置する命
令の内、主記憶操作命令の終了結果に依存しない命令を
検出して実行、すなわち命令の先行実行するようにすれ
ば、処理を高速化できる。このように、主記憶アクセス
処理を命令処理装置の命令実行処理とは非同期に動作さ
せることを主記憶アクセス処理の非同期処理化と呼んで
いる。

【０００５】しかしながら、主記憶アクセス処理の非同
期処理を行なうデータ処理装置では、以下のような問題
がある。すなわち、非同期に処理されている主記憶アク
セス処理がセグメント不在，ページ不在，記憶保護例外
を含む再開可能でなければならない各種のアクセス例外
を発生した場合に、主記憶アクセス処理の非同期処理を
行なわない従来のデータ処理装置では、該アクセス例外
を発生した主記憶操作命令を再実行するために、単にプ
ログラムカウンタを例外を発生した主記憶操作命令を差
し示すように戻して命令処理装置を再起動すればよかっ
た。

【０００６】ところが、主記憶アクセス処理の非同期処
理を行なうデータ処理装置では、該アクセス例外を発生
した主記憶操作命令を再実行するのに必要なデータを、
先行実行された命令が破壊する可能性があり、さらに先
行実行していた命令を２度実行することにもなる。この
ため、単にプログラムカウンタを例外を発生した主記憶
操作命令を差し示すように命令処理装置を再起動するだ
けでは、正当な処理の再開が期待できない。

【０００７】この不正な結果を回避するために、従来で
は主記憶操作命令の終了に先行して実行された命令の書
き込み結果を無効化する手法が採用されてきた。この手
法では、例えばレジスタを二重化（以下、二重化したレ
ジスタの一方をプライマリ・レジスタ，他方をセカンダ
リ・レジスタと呼ぶ）する。そして、主記憶操作命令の
終了に先行して行われた命令の結果として生ずる書き込
みデータ、すなわち主記憶操作命令に例外が発生した場
合には、無効にする必要がある書き込みデータは、セカ
ンダリ・レジスタに書き込む。主記憶操作命令が正常終
了した場合には、セカンダリ・レジスタの内容をプライ
マリ・レジスタに転送あるいはプライマリ・レジスタと
セカンダリ・レジスタとの入れ替えを行い、処理を続行
する。主記憶操作命令が例外を発生した場合には、これ
らのレジスタ操作を行わないことにより、先行実行され
ていた命令の書き込みを無効にし、プログラムカウンタ
を例外を発生した主記憶操作命令を指すように戻し、処
理を再開する。

【０００８】

【発明が解決しようとする課題】このように、従来の方
式では、レジスタの二重化，レジスタ間のデータ転送，
レジスタの入れ替えの機構のために複雑な制御を必要と
するため、ハードウェア量・処理のオーバヘッドが増加
していた。さらにアクセス例外が発生した時には、プロ
グラムカウンタを戻すことから、主記憶操作命令の終了
に先行して実行された命令を２度実行する結果となり、
無駄な処理を行っていた。

【０００９】本発明の目的は、データの処理効率を向上
することのできるデータ処理装置を提供することにあ
る。

【００１０】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。本発明は、主記憶装置３と、この
主記憶装置３上にあるデータを操作するための命令のた
めの主記憶アクセス処理を、命令の実行処理とは非同期
に行わしめる非同期処理手段１００を有する命令処理手
段１と、該命令処理手段１からの論理アドレスと主記憶
装置３上の実アドレスとのアドレス変換を対応表にして
登録したアドレス変換バッファ８と、該アドレス変換バ
ッファ８でアクセス例外を発生し処理が中断したとき、
これを検出して検出出力を命令処理手段１に出力する検
出手段５０と、この検出手段５０の検出出力に基づき命
令処理手段１から出力される処理が中断した際における
処理再開に必要な情報を保持する保持手段１５，１７と
を備えている。

【００１１】アクセス例外処理を行なうプログラムに対
して、保持手段１５，１７で保持された処理再開に必要
な情報を通知するよう構成する。より好適には以下のよ
うにするのがよい。

【００１２】すなわち、アクセス例外処理を行なうプロ
グラムに対して、ロード命令の場合には、少なくともロ
ード処理種別，ロードデータの主記憶論理アドレス，結
果書き込み先レジスタ番号，発生した例外の種別を示す
データを通知し、ストア命令の場合には、少なくともス
トア処理種別，ストアデータの主記憶論理アドレス，ス
トアデータ値，発生した例外の種別を示すデータを通知
するようようにする。

【００１３】また、アクセス例外処理を行なうプログラ
ムに対して、アクセス例外が発生し中断された処理再開
に必要な情報を、割り込みを用いて通知するよう構成す
る。また、主記憶装置３と、この主記憶装置３上にある
データを操作するための命令のための主記憶アクセス処
理を、命令の実行処理とは非同期に行わしめる非同期処
理手段１００を有する命令処理手段１と、該命令処理手
段１からの論理アドレスと主記憶装置３上の実アドレス
とのアドレス変換を行なう動的アドレス変換装置２また
は論理アドレスと実アドレスとの対応表を登録したアド
レス変換バッファ８と、該動的アドレス変換装置２また
はアドレス変換バッファ８で行われるアドレス変換過程
においてセグメント不在，ページ不在，書き込み保護例
外を含む再開可能でなければならない各種のアクセス例
外を検出して検出出力を命令処理手段１に出力する検出
手段５０と、この検出手段５０の検出出力に基づき命令
処理手段１から出力される処理再開に必要な情報を保持
する保持手段１５，１７とを備えている。

【００１４】アクセス例外処理を行なうプログラムに対
して、保持手段１５，１７で保持された処理再開に必要
な情報を通知するよう構成する。

【００１５】

【作用】本発明によれば、次のような作用を呈する。非
同期処理手段で主記憶アクセス処理を、命令処理手段の
命令実行処理とは非同期に行ない、アドレス変換バッフ
ァでアクセス例外が発生し処理が中断したとき、アクセ
ス例外発生を検出手段で検出して命令処理手段に通知す
ると、該アクセス例外により中断した処理再開に必要な
情報を保持手段で保持し、アクセス例外処理を行なうプ
ログラムに対して保持された該情報を通知し、アクセス
例外処理プログラムで中断した該主記憶アクセス処理の
再実行を行なうため、プログラムカウンタをアクセス例
外を発生した主記憶操作命令まで戻さずに処理を再開で
きる。

【００１６】また、非同期処理手段で主記憶アクセス処
理を、命令処理手段の命令実行処理とは非同期に行な
い、アドレス変換バッファまたは動的アドレス変換装置
でセグメント不在，ページ不在，書き込み保護例外を含
む各種のアクセス例外が発生し処理が中断したとき、ア
クセス例外発生を検出手段で検出して命令処理手段に通
知すると、該アクセス例外により中断した処理再開に必
要な情報を保持手段で保持し、アクセス例外処理を行な
うプログラムに対して保持された該情報を通知し、アク
セス例外処理プログラムで中断した該主記憶アクセス処
理の再実行を行なうため、プログラムカウンタをアクセ
ス例外を発生した主記憶操作命令まで戻さずに処理を再
開できる。

【００１７】

【実施例】以下、本発明の具体的な実施例を説明する。
図２は本発明に係るデータ処理装置の一実施例の構成ブ
ロック図である。データ処理装置は、処理を再開するた
めに必要な情報を保持する保持手段としてのレジスタを
２組有し、最大で２個の非同期主記憶操作要求を並列処
理できるように構成されている。一般に、上記情報を保
持するレジスタをｎ組用意すれば、最高ｎ個の非同期記
憶操作要求の並列処理が可能である。

【００１８】データ処理装置は、命令処理装置としての
命令プロセッサ（命令シーケンサ）IP１，動的アドレス
変換装置DAT２，主記憶装置MCU３，アクセスアドレスレ
ジスタAAR７，アドレス変換バッファTLB８，ラックスア
ドレスレジスタLAXA１５ー０,１５ー１，ラックスコー
ドレジスタLAXC１７ー０，１７ー１，キャッシュディレ
クトリDIR１１,キャッシュメモリCACHE１２，ロードス
トアバッファレジスタLSBR１９を有している。

【００１９】命令プロセッサIP１は、図３に示すように
構成され、命令アドレスIA３１，論理オペランドアドレ
スOA３２，ストアデータSTD３３，ラックスコードLAXC
３４を出力する。命令プロセッサIP１は、プログラムカ
ウンタ１０１、プログラムカウンタ制御部１０３、算術
論理演算装置ALU４，汎用レジスタGR５、タグ回路１０
５、比較回路１０７、割込回路１１０を有している。

【００２０】プログラムカウンタ１０１は、次に読み出
す命令の主記憶装置上のアドレスを示し主記憶アクセス
処理の実行終了にかかわらず、１つの命令の実行のたび
に１つずつ加算するもので、プログラムカウンタ制御部
１０３はプログラムカウンタ１０１を制御するものであ
る。

【００２１】プログラムカウンタ１０１により命令実行
が主記憶装置アクセス処理の実行終了を待たずに進んで
行くことから、後の命令に応答したデータが先に命令プ
ロセッサIP１内部の算術論理演算装置ALU４または汎用
レジスタGR５に送られてくる場合があり、データの行き
先が問題となる。

【００２２】そこで、この問題を解決すべくタグ回路１
０５と比較回路１０７とを設けている。タグ回路１０５
は、算術論理演算装置ALU４または汎用レジスタGR５へ
の行き先を示すための複数のタグ情報を有しアクセスア
ドレスレジスタ７から１つ目の非同期アクセスのＩＤ情
報”０”または２つ目の非同期アクセスのＩＤ情報”
１”を取り込んで、ＩＤ情報と複数のタグ情報と対応付
けたテーブルを作成する。

【００２３】比較回路１０７は、キャッシュメモリ１２
などから送られてくる応答信号７０、すなわちデータに
付加された前記ＩＤ情報”０”または”１”と、タグ回
路１０５のテーブルとを比較し、送られてきたＩＤ情報
に対応するタグ情報によって、キャッシュメモリ１２な
どから送られてくるデータの行き先を決定する。

【００２４】このようにすれば、同時に処理されている
複数の非同期主記憶アクセス処理の終了順序にかかわら
ず、送られてきたデータに付加されているＩＤ情報に対
応するタグ情報によって、データを算術論理演算装置AL
U４または汎用レジスタGR５に正確に送ることができ
る。

【００２５】アクセスアドレスレジスタAAR７は、２ｎ
本のアドレスレジスタから構成され、並列に行われるｎ
個の非同期主記憶アクセスのそれぞれに対して、論理オ
ペランドアドレスOA３２，動的アドレス変換装置DAT２
からの実アドレス３６を記憶する装置である。なお、本
実施例では、ｎは２である。

【００２６】アドレス変換バッファTLB８は、命令処理
装置１からの論理アドレスと主記憶装置３上の実アドレ
スとの対応を表にして登録したものであって、アクセス
アドレスレジスタAAR７から入力される論理アドレスが
登録された論理アドレスである時にアンド回路９を動作
させてTLBヒット３７をマルチプレクサ１４に出力する
ものである。論理アドレスが登録されていないときは、
動的アドレス変換装置２によりアドレス変換が行われ
る。

【００２７】図４は動的アドレス変換装置２の構成を示
す図である。図４に示すように論理アドレス３２は、ペ
ージ番号とこのページ内のアドレスからなり、実アドレ
ス３６は、ページ枠番号とこのページ内部のアドレスか
らなる。動的アドレス変換装置２は、ページテーブル２
００を有しており、ページテーブル２００は、論理アド
レス３２上のページ番号（０〜ｎ）と実アドレス３６の
ページ枠番号とを対応付けている。

【００２８】動的アドレス変換装置２内のページテーブ
ル２００またはアドレス変換バッファ８上で存在信号が
１であるページは、そのページが主記憶装置３（２次記
憶装置）上に存在し、存在信号が０のときには対応した
ページが主記憶装置３上に存在しないことを示す。書き
込み保護例外信号が１であるページは、書き込みが禁止
されていることを示す。アクセス例外検出回路５０は、
ページテーブル２００またはアドレス変換バッファ８内
のページ存在信号及び書き込み保護信号を用いてアクセ
ス例外を検出するためのものである。

【００２９】ページが主記憶装置３上に存在しないとき
には、該ページに対するアクセスは、ページ不在例外を
発生して処理が中断される。その後アクセス例外処理プ
ログラムが起動され、例外の原因がページアウトによる
ものであるか否かを調べる。そうであれば、該ページの
データを主記憶装置上に転送して、該ページのページ存
在信号を１に変更して、アクセス例外を発生した処理を
再実行する。

【００３０】セグメント不在例外についても、ページ不
在例外と同様である。また、書き込みが禁止されている
ページに対する書き込み処理は、書き込み保護例外を発
生して処理が中断される。その後、アクセス例外処理プ
ログラムが起動され、例外の原因がコピーオンライト機
構によるものであるか否かを調べる。そうであれば、該
ページのコピーを作成して、該ページの存在信号を１に
変更し、アクセス例外を発生した処理を再実行する。

【００３１】なお、前述したコピーオンライト機構と
は、次のようになっている。例えばユニックス・オペレ
ーティングシステムで行われるようなプロセスのＦＯＲ
Ｋを行なうと、オペレーティングシステムは、ＦＯＲＫ
を行ったプロセス（親プロセス）が持つアドレス空間を
コピーし、内容が同じで別のアドレス空間を生成し、こ
れを新しく出現したプロセス（子プロセス）に与える。

【００３２】ここで、アドレス空間内のある領域を考え
ると、この領域を親プロセスまたは子プロセスが更新す
るまでは、親子間でこの領域を共有して参照することが
できるため、子のために、この領域のコピーを生成する
必要はない。親子のどちらかがこの領域を更新する段階
になったら、この領域をコピーして子に与えればよい。
このようにすれば、ＦＯＲＫに伴う空間のコピーを削減
することができ、高速なＦＯＲＫ処理が行える。この機
構のため、親子で共有されている領域には、書き込み保
護を設定する。

【００３３】このように構成されたデータ処理装置にお
ける動的アドレス変換処理を説明する。命令プロセッサ
IP１がロード命令を実行することにより、命令プロセッ
サIP１から送られてくる論理オペランドアドレスOA３２
または命令アドレスIA３１は、一旦、アクセスアドレス
レジスタAAR７に格納され、さらにアドレス変換バッフ
ァTLB８,キャッシュディレクトリDIR１１,キャッシュメ
モリCACHE１２をヒットするために用いられる。

【００３４】ここで、アドレス変換バッファTLB８がヒ
ットしない時には、論理アドレス３５は動的アドレス変
換装置DAT２へ送られ、動的アドレス変換装置DAT２によ
り論理アドレス３５から実アドレス３６への動的アドレ
ス変換が行われる。

【００３５】この動的アドレス変換装置DAT２またはア
ドレス変換バッファ８内のページ存在信号”０”を検出
するか、主記憶書き込み処理時に動的アドレス変換装置
２またはアドレス変換バッファ８内の書き込み信号”
１”を検出すると、該アクセス例外検出回路５０はアク
セス例外が発生したとして、アクセス例外信号６０を命
令プロセッサIP１へ通知する。アクセス例外信号６０
は、命令プロセッサIP１内部の割り込み回路１１０及び
タグ回路１０５に入力する。アクセス例外が発生したこ
とがアクセス例外信号６０により通知されると、割り込
み回路１１０はプログラムカウンタ制御部１０３に対し
て割り込みを発生してアクセス例外処理プログラムの起
動を誘発する。

【００３６】タグ回路１０５では、異常終了した命令の
形式や結果書き込みレジスタ番号，終了の原因を示すラ
ックスコードLAXC３４などの情報を、ラックスコードレ
ジスタLAXC１７ー０，１７ー１に出力するので、これら
の情報がラックスコードレジスタLAXC１７ー０，１７ー
１に記憶される。また、同時にアクセスアドレスレジス
タ７がアクセス例外信号６０を取り込むと、異常終了し
たときの２つのアドレスをラックスアドレスレジスタLA
XA１５ー０,１５ー１に出力するので、異常終了したと
きの２つのアドレスがラックスアドレスレジスタLAXA１
５ー０,１５ー１に記憶される。

【００３７】これらラックスアドレスレジスタLAXA１５
ー０，１５ー１,ラックスコードレジスタLAXC１７ー
０，１７ー１からの情報は、後に汎用レジスタGR５に書
き込まれ、あるいは主記憶装置MCU３、キャッシュメモ
リ１２に書き込まれ、これらの情報は、アクセス例外処
理を行なう割込み処理プログラムで用いられる。

【００３８】ストア命令の例外発生時には、ロード命令
の動作に加えて、命令プロセッサIP１からのストアデー
タ３３がラックスストアレジスタLAXS２０ー０，２０ー
１に保持される。ラックストアレジスタLAXS２０ー０，
２０ー１のストアデータも、ラックスアドレスレジスタ
LAXA１５ー０，１５ー１,ラックスコードレジスタLAXC
１７ー０，１７ー１と同様に読み出されて主記憶装置MC
U３，汎用レジスタGR５に書き込まれ、これらの情報
は、割り込み処理プログラムで用いられる。

【００３９】次にページ不在，セグメント不在，書き込
み保護例外等の再開可能でなければならないアクセス例
外が発生した場合に、割り込み処理プログラムが行なう
処理のフローチャートを図５に示す。

【００４０】一般に、割り込みルーチンに入る前に、汎
用レジスタGR５はレジスタ退避領域に退避される。ま
ず、ステップＳ１において、前述した如く、ページ不
在，セグメント不在，または書き込み保護例外を起こし
た命令に関する情報を、汎用レジスタGR５または主記憶
装置３に取り込む。

【００４１】次にステップＳ２において、ラックスアド
レスレジスタLAXA１５ー０，１５ー１のアドレスを鍵と
して動的アドレス変換装置DAT２のテーブル及び主記憶
装置MCU３内の管理テーブルを検索して例外の原因を調
査する。

【００４２】ステップＳ３において、ページアウトが例
外の原因であるか否か判断し、ページアウトであるとき
は、ステップＳ４で該当領域をページデバイスからペー
ジインして、動的アドレス変換装置DAT２のテーブルを
更新する。

【００４３】一方、ページアウトでないときには、ステ
ップＳ５で、コピーオンライト機構が原因で書き込み保
護例外となるか否か判断し、コピーオンライト機構が原
因の書き込み保護例外であるときは、ステップＳ６で、
該当領域をコピーし、動的アドレス変換装置DAT２内の
テーブルを更新する。

【００４４】一方、ページアウトまたは書き込み保護例
外以外の原因であるときは、アクセス例外処理ルーチン
へ行く。次にステップＳ７において、ステップＳ１で得
た情報に従って、例外を起こした命令をエミュレートす
る。すなわち、例外を起こした命令がロードの場合に
は、ラックスアドレスレジスタLAXA１５ー０，１５ー１
から得られたアドレスに対して、ラックスコードレジス
タLAXC１７ー０，１７ー１が示す種類のロード操作を行
う。また、ストア命令の場合には、ラックスアドレスレ
ジスタLAXA１５ー０，１５ー１から得られたアドレスに
対して、ラックスストアレジスタLAXS２０ー０，２０ー
１から得られたストアデータを、ラックスコードレジス
タLAXC１７ー０，１７ー１が示す種類のストア操作す
る。

【００４５】次にステップＳ８において、例外を起こし
た命令がロード命令かあるいはストア命令かを判断し、
ロード命令である時には、ステップＳ９において、レジ
スタ退避領域中のロードデータ格納先レジスタが退避さ
れている領域に、ロードデータを格納する。

【００４６】次にステップＳ１０で、割り込み復帰処理
を行なう。このとき、レジスタ退避領域からレジスタへ
データの復帰が行われるので、レジスタ退避領域に格納
されたロードデータは、ロードデータ格納先レジスタに
復帰され、割り込みが終了する。

【００４７】以上より、割り込み処理ルーチンは例外を
発生した命令をエミュレートしたこととなる。一方、例
外を起こした命令がストア命令であるときには、ステッ
プＳ１０で、割り込み復帰処理を行なう。

【００４８】このように本実施例によれば、アクセス例
外が発生した場合に、アクセス例外処理を行なう割り込
み処理プログラムに対して、処理の再開に必要な情報と
してロード命令では、ロード処理種別，ロードデータ格
納先レジスタ番号，ロードデータの主記憶上論理アドレ
ス，発生した例外の種別の情報を通知し、ストア命令で
は、ストア処理種別，ストアデータ値，スアトアデータ
を格納する主記憶論理アドレス，発生した例外の種別の
情報を通知するので、このような情報を用いて割り込み
処理プログラムで、アクセス例外を発生した原因の解析
やアクセス例外を発生した命令の再実行が可能となる。

【００４９】したがって、これらの処理が行われれば、
プログラムカウンタをアクセス例外を発生した主記憶操
作命令まで戻さずに処理を再開できる。よって、レジス
タの二重化や複雑な処理を行わずに、例外発生時の処理
再開を可能とするから、ハードウェア量の削減、処理オ
ーバヘッドの削減が可能となって、データの処理効率を
向上することができる。

【００５０】

【発明の効果】本発明によれば、アクセス例外が発生し
た場合に、アクセス例外処理を行なう処理プログラムに
対して、処理の再開に必要な情報を通知するようにした
ので、レジスタの二重化や複雑な処理を行わずに、例外
発生時の処理再開を可能とするから、ハードウェア量の
削減、処理オーバヘッドの削減が可能となって、データ
の処理効率を向上することができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例の構成ブロック図である。

【図３】命令プロセッサの構成を示す図である。

【図４】動的アドレス変換装置の構成を示す図である。

【図５】実施例における割り込み処理フローチャートで
ある。

【符号の説明】

１・・命令プロセッサIP ２・・動的アドレス変換装置DAT ３・・主記憶装置MCU ４・・算術論理演算装置ALU ５・・汎用レジスタGR ６，１０，１４，１８・・マルチプレクサ７・・アクセスアドレスレジスタAAR ８・・アドレス変換バッファTLB ９，１３・・アンド回路１１・・キャッシュディレクトリ１２・・キャッシュメモリ１５・・ラックスアドレスレジスタ１６・・メモリアドレスレジスタ１７・・ラックスコードレジスタ１９・・ロードストアバッファレジスタLSBR ２０・・ラックスストアレジスタ２１・・メモリデータアウトレジスタ３１・・命令アドレスIA ３２・・論理オペランドアドレスOA ３３・・ストアデータSTD ３４・・ラックスコードLAXC ３５・・論理アドレスLA ３６・・実アドレスRA

───────────────────────────────────────────────────── フロントページの続き (72)発明者上埜治彦神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者猪野明寿神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者坂田英樹神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者塚本孝宏神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】主記憶装置（３）と、この主記憶装置
（３）上にあるデータを操作するための命令のための主
記憶アクセス処理を、前記命令の実行処理とは非同期に
行わしめる非同期処理手段（１００）を有する命令処理
手段（１）と、該命令処理手段（１）からの論理アドレスと前記主記憶
装置（３）上の実アドレスとのアドレス変換を対応表に
して登録したアドレス変換バッファ（８）と、該アドレス変換バッファ（８）でアクセス例外を発生し
処理が中断したとき、これを検出して検出出力を前記命
令処理手段（１）に出力する検出手段（５０）と、この検出手段（５０）の検出出力に基づき前記命令処理
手段（１）から出力される前記処理が中断した際におけ
る処理再開に必要な情報を保持する保持手段（１５，１
７）とを備え、前記アクセス例外処理を行なうプログラムに対して、前
記保持手段（１５，１７）で保持された処理再開に必要
な情報を通知することを特徴とするデータ処理装置。
【請求項２】前記アクセス例外処理を行なうプログラ
ムに対して、ロード命令の場合には、少なくともロード
処理種別，ロードデータの主記憶論理アドレス，結果書
き込み先レジスタ番号，発生した例外の種別を示すデー
タを通知し、ストア命令の場合には、少なくともストア
処理種別，ストアデータの主記憶論理アドレス，ストア
データ値，発生した例外の種別を示すデータを通知する
ことを特徴とする請求項１記載のデータ処理装置。
【請求項３】前記アクセス例外処理を行なうプログラ
ムに対して、前記アクセス例外が発生し中断された処理
再開に必要な情報を、割り込みを用いて通知することを
特徴とする請求項１記載のデータ処理装置。
【請求項４】主記憶装置（３）と、この主記憶装置
（３）上にあるデータを操作するための命令のための主
記憶アクセス処理を、前記命令の実行処理とは非同期に
行わしめる非同期処理手段（１００）を有する命令処理
手段（１）と、該命令処理手段（１）からの論理アドレスと前記主記憶
装置（３）上の実アドレスとのアドレス変換を行なう動
的アドレス変換装置（２）または前記論理アドレスと実
アドレスとの対応表を登録したアドレス変換バッファ
（８）と、該動的アドレス変換装置（２）またはアドレス変換バッ
ファ（８）で行われるアドレス変換過程においてセグメ
ント不在，ページ不在，書き込み保護例外を含む再開可
能でなければならない各種のアクセス例外を検出して検
出出力を前記命令処理手段（１）に出力する検出手段
（５０）と、この検出手段（５０）の検出出力に基づき前記命令処理
手段（１）から出力される処理再開に必要な情報を保持
する保持手段（１５，１７）とを備え、前記アクセス例外処理を行なうプログラムに対して、前
記保持手段（１５，１７）で保持された処理再開に必要
な情報を通知することを特徴とするデータ処理装置。