JPH0133856B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、仮想メモリをサポートするデータ処
理装置において、ページフオールトが発生した場
合の処理方法に関するものである。

仮想メモリをサポートするデータ処理装置にお
いては、主メモリ上にアクセスするアドレスがな
い時にページフオールト処理が行われる。この処
理のうちで、その実現が特に複雑なものは、ペー
ジフオールト後の命令実行の再開処理の方式であ
る。

命令を実行してページフオールトが起つた場
合、その起つた時点から再開できればよいが、こ
のためには、ハードウエアで使用している各種ワ
ークレジスタ、フリツプフロツプ類を退避してペ
ージフオールトを行い、再開時にこれらを戻す必
要がある。しかし、このような情報は多く存在
し、機種によつて各種異なるために、この方式を
採用することは問題が多い。

このために、ページフオールトに対しては、一
般には次のような方式が採用されている。第１の
方法は、メモリに読み書きをする以前にアドレス
チエツクを行い、ページフオールトが起らないこ
とを確認した後に命令を実行するようにする方法
である。この方法は簡単であるが、すべての命令
に対してアドレスチエツクを事前に行わねばなら
ないために、実行時間が長くなる欠点を有する。

第２の方法は、命令の入力データを保存してお
き、ページフオールトが起つた時には、再開時に
この入力データを元に戻してゆく方式である。し
かしこの方法は、入力データを保存するために特
別のバスが必要となり、また入力データ保存のた
めのオーバーヘツドが増加する。

上記両者に共通しているのは、ページフオール
トが起らない場合にも、オーバーヘツドが増加す
るという好ましくない性質を有することである。

さらに最近の傾向として、新しいアーキテクチ
ヤを有する計算機では、高級言語を指向した高機
能命令が使用されるようになつてきており、また
マイクロプログラムを用いて各種機能を高速に実
行させる傾向も強い。このような場合には、ハー
ドウエアの詳細動作を知らない者が、マイクロプ
ログラムの設計をすることも多く、上記のような
方法では、ページフオールトの発生に留意しなが
らマイクロプログラムを作成しなければならず、
間違いも発生し易い。

本発明の目的は、上記した従来技術の欠点をな
くし、オーバーヘツドの増加をまねくことなく、
ページフオールト処理を高速に実行するページフ
オールト処理方法を提供することにある。本発明
の他の目的は、ページフオールトをサポートする
ための処理と、命令を実行するベーシツクなマイ
クロプログラムとを切離すことであり、これによ
つて、従来方式で必要とした命令実行部へのアド
レスチエツクのマイクロ命令挿入を不要とし、マ
イクロプログラムの複雑化を防ぐことにある。

本発明は、一般に命令実行時には最初に諸デー
タのメモリからの読み出しが先行し、その後に書
き込みが行われるという性質に着目し、データ読
み出し期間中にページフオールトが発生した時に
は、命令の入力となるデータに変更はないのでこ
の命令のアドレスを退避してページフオールト処
理を行い、その後に上記退避した命令を再試行す
るようにし、データ書き込み時にページフオール
トが発生した時には、その書き込みデータを別に
設けたバツフアに格納しておいて、その命令を終
了させたのちページフオールト処理を行うように
したことを特徴とするものである。

以下、本発明を詳細に説明する。第１図は、本
発明が適用される命令の処理フローの関連部分を
示すもので、命令フエツチS1の後、ｉ回の（ｉ
≧１）のメモリ読み出しS2が行われ、その後ｊ
回（ｊ≧１）のメモリ又はレジスタへの書き込み
S3が行われる。

ページフオールトは、メモリ読み出し時、また
は書き込み時に発生するが、メモリ読み出し時に
発生した場合には、命令の入力データに変更は生
じていないから、命令の先頭から再開することが
可能である。書き込み時にページフオールトが発
生した場合には、書き込みアドレスとデータを別
に設けたバツフアに格納し、この命令を完了させ
る。

バツフアの内容は、一たん主メモリのワークエ
リアに退避され、書き込みアドレスを含むページ
がロードされた時に、そのアドレスに書き込みが
行われる。

第２図は、本発明が適用されるデータ処理シス
テム構成の一例を示すもので、これはマルチプロ
セツサ構成であつて、また、キヤツシユメモリ４
Ａ，４Ｂとアドレス変換部２が通常の計算機と逆
転しているものを示してあるが、本発明は、シン
グルプロセツサで、キヤツシユ、アドレス変換が
通常の構成の場合でも同様に適用でき、同じ効果
を持つ。

ユーザープログラムはジヨブプロセツサ５Ａ，
５Ｂで実行され、その命令およびデータは主メモ
リ１、フアイルコントロールプロセツサ６を介し
てのフアイル７、入出力プロセツサ８との間で転
送される。

メモリ制御ユニツト２は、仮想アドレスを物理
アドレスに変換するもので、ここでアドレス変換
を行い、仮想アドレスに対応する部分が主メモリ
１上にあれば、物理アドレスに変換され、該当す
る部分がアクセスされる。対応する部分が主メモ
リ１上にない場合には、ページフオールト信号
が、ジヨブプロセツサ５Ａ，５Ｂに返答される。

第３図は、アドレス変換の一方式で、アドレス
変換部２の概要を示す。仮想アドレスレジスタ９
は、プロセツサから送られて来る仮想アドレスを
記憶しておくレジスタである。TLB１０は仮想
アドレスと物理アドレスの対を記憶しておくもの
で、比較器１１によつて、TLB１０に記憶され
ている仮想アドレスVAとページアドレス部１９
が比較され、一致不一致の信号を制御回路１２へ
送る。一致の場合には、TLB１０の出力のリア
ルアドレス部RAとページ内アドレス２０が実ア
ドレスバツフア１３上に並置されて物理アドレス
となり、セレクタ１４を介して主メモリ１に送ら
れる。不一致の場合には、主メモリ１にあるアド
レス変換テーブル１８をアクセスするために、ベ
ースレジスタ１６とページアドレス部１９の加算
が加算器１５で行われ、変換テーブル１８をアク
セスして物理アドレスがデータライン２５を介し
てTLB１０を取出される。変換テーブル１８に
は、該当するページが主メモリ１にあるか否かを
示すＶビツトが記憶されており、主メモリ１上に
ない場合にはページフオールト信号２２が出力さ
れ、これが要求を出したプロセツサに転送され
る。

なお、このアドレス変換方式には各種の方式が
あるが、本発明に関しては、仮想−物理アドレス
変換を行い、対応するページが主メモリ上にない
時にはページフオールト信号を出す機能を持つも
のであればどんな方式でも良い。

第４図は本発明の一実施例を示したもので、第
２図のキヤツシユメモリ４Ａまたは４Ｂと、スト
アバツフア３８から成る。キヤツシユメモリは、
最近使用されたデータを格納しておき、同一アド
レスにプロセツサがアクセスした場合には、高速
にデータアクセスができるようにしているもので
ある。ストアスルー方式のキヤツシユメモリで
は、メモリへの書き込みは、キヤツシユメモリに
書き込むだけではなく、主メモリにも同時に書き
込むために、書き込み時間が長くなるという欠点
がある。これを改良するために、本発明ではスト
アバツフア３８を用意し、書き込みは、このスト
アバツフア３８に書き込んだら完了する方式が採
用されている。

第４図で、アドレスレジスタ２６は、タグ部２
７とキヤツシユアドレス部２８（ブロツクアドレ
スとブロツク内アドレスを示す）から成り、キヤ
ツシユアドレス２８をアドレスとして、デイレク
トリー２９およびデータ３０が読出される。デイ
レクトリー２９とタグ部２７は比較器３２によつ
て比較され、キヤツシユコントローラ３３に一
致、不一致の信号が出力される。一致している時
には、読み出されたデータがBPU読み出しデー
タライン４６を介してジヨブプロセツサに送出さ
れる。不一致の場合には、主メモリへの起動信号
４２が出力され、主メモリからバス３を介して読
み出されたデータがレシーバ４１、セレクタ３１
を通つてデータ記憶部３０に記憶され、さらにデ
ータライン４６を介してジヨブプロセツサに伝達
される。またページフオールトが起つた時には、
これがライン２２を介してプロセツサに伝達され
る。

以上、メモリ読み出しの場合の動作を示した
が、メモリに書き込む場合の動作を次に述べる。
プロセツサからはアドレスとともに書き込みデー
タがライン４５を介して送られて来る。キヤツシ
ユメモリに対応するブロツクが保持されていれ
ば、送られて来たデータをデータ記憶部３０に書
き込む。また、対応するブロツクの有無にかかわ
らず、書き込みアドレスと書き込みデータの対
が、ストアバツフア３８のアドレスバツフア３
６、データバツフア３７の各々に対応して格納さ
れる。ストアバツフア３８に格納したら、プロセ
ツサは書き込みが完了したものとして、次の処理
に進む。これによつて、メモリ書き込み時も高速
性を実現できる。ストアバツフア３８に格納され
た書き込みデータは、バス３が空の時に、ドライ
バ３９，４０を介して順次主メモリへ転送され
る。

このストアバツフア３８の制御は、カウンタ３
４、デコーダ３５、およびキヤツシユコントロー
ラ３３により行われる。カウンタ３４は、ストア
バツフア３８に何語データが格納されているかを
示すものである。このカウンタ３４は、プロセツ
サからデータが送られて来た時に＋１され、バス
に送り出されるメモリへ書き込まれた時に−１さ
れる。デコーダ３５は、バツフア３８の空がｎケ
以上あるか否かを検出するものである。ここでｎ
は、１つの命令が主メモリに書き込む回数を示し
ており、このｎをチエツクする目的は、命令が書
き込み処理に入つた段階では、必ず完了できるよ
うにするためである。

前述の第１図で説明したように、本発明を採用
する場合、メモリ読み出しは書き込みに先行して
行なわれる。読み出し時にページフオールトが発
生した場合には、以下に述べるようにこの命令を
最初から再試行することになる。また、書き込み
時にミツシングページフオールトが起つた場合に
は、この命令のメモリ書き込みデータは全てバツ
フア３８に格納するようにする。バツフアに空が
ｎケ以上あるか否かのチエツク結果は、１命令実
行開始段階で判定され、ｎケ以上ない場合にはこ
の命令の実行は待たされ、ｎケ以上の空が生じた
時に動作を関始する。これはWAIT信号４４に
より制御される。

第５図はプロセツサ構成図、第６図はその動作
フローチヤートであり、これらを用いてプロセツ
サの動作を説明する。

第５図において、命令は命令レジスタ４９に格
納され、これに従つてシーケンサ５０が、ジエラ
ルレジスタ５１、減算回路５４、セレクタ５２，
５３等を制御して命令の処理に必要な一連のシー
ケンスを実行する。プログラムカウンタ５５は次
に実行する命令のアドレスを示し、レジスタ５６
は実行中の命令のアドレスを示すもので、命令の
実行開始時にプログラムカウンタ５５の値がレジ
スタ５６に転送される。

そこで、第６図のフローチヤートで、まずステ
ツプ100でページフオールト信号２２がシーケン
サ５０によりチエツクされ、ページフオールトが
ない時にはステツプ101でWAIT信号４４のチエ
ツクが行われる。もし待状態ならステツプ100へ
戻り、待状態でなくなつた時にステツプ102へ進
む。ステツプ102ではプログラムカウンタ５５の
内容（これから実行する命令のアドレス）がレジ
スタ５６に格納され、その後、ページフオールト
が起らなければ命令フエツチS1、読み出しS2、
書き込みS3とすすむ。

そこで、読み出しS2時にページフオールト２
２が起つた場合には、これがステツプ103で検出
されて、命令の実行を中断し、レジスタ５６の内
容をステツプ104で退避させ、ステツプ105でペー
ジフオールト処理を割り込ませる。

これが終了したのち、退避したアドレスの命
令、即ちページフオールトを起した命令から再実
行する。

また、書込み時S3時にページフオールトが発
生した時にはページフオールト信号２２を出した
ままで、その命令の実行が完了するまで処理を実
行する。この時の書込みデータとそのアドレスは
バツフア３８に書き込まれる。即ち、書込みS3
時では、BPUからの書込みデータはストアバツ
フア３８に論理アドレスとデータとが書込まれ
る。この論理アドレスは、TLB１０でアドレス
変換され、ページフオールトの有無チエツクが、
BPUの動作と併行して行われる。

かかる命令の完了後、次の命令の最初のステツ
プ100で先程のページフオールト信号２２が検出
されると、ステツプ106、107でシーケンサ５０は
ストアバツフア３８に入つているアドレス、デー
タの対と、プログラムカウンタ５５の内容を退避
させ、ステツプ108でページフオールト処理を割
込ませる。この割込処理によつて必要なページを
主メモリ１にローデイングした後、プログラム実
行を再開する場合には、先に退避したアドレス、
データ等の全データを主メモリ１に書き込み、中
断した命令の次の命令から再開する。

以上の実施例から明らかなように、ストアバツ
フアを設け、各命令の実行開始時に命令の実行を
完了させるのに必要なストアバツフアの空きがあ
ることを確認して命令の実行を開始し、メモリ読
み出し時のミツシングページフオールト時にはそ
の命令の先頭から再開し、メモリ書き込み時のミ
ツシングページフオールト時には命令の実行完了
後、ストアバツフアを退避させることによつてオ
ーバーヘツドのないページフオールト処理を実現
できる。

第７図は、本発明の他の実施例を示すもので、
ジヨブプロセツサ５から主メモリ１を見た場合、
TLB６３、キヤツシユ４の順でメモリ１に至つ
ている。ストアバツフアは２ケ所に設けられてい
るが、物理ストアバツフア５７は、物理アドレス
バツフア５８および物理データバツフア５９より
成り、主メモリ１への書き込みをプロセツサ５か
ら高速に完了させるために用意されているもので
ある。

また論理ストアバツフア６４は、ページフオー
ルトが起つた場合に、論理アドレスとデータを記
憶するものである。この場合にも、前述したよう
に、プロセツサ５がメモリ１に書き込む時に起つ
たページフオールトは、論理ストアバツフア６４
にアドレスとデータを格納し、その命令の実行は
完了させる。次に割込を入れ、論理ストアバツフ
ア６４の内容をメモリ１に転送すればよい。

なお、命令の中には、ストリング処理のように
大量のデータの読み出し書き込みを行う命令があ
る。このような命令を完了させるのに必要十分な
ストアバツフアを提供するのはハード量の増大を
伴う。しかしながら、このような命令は連続した
主メモリのエリヤを使うために、メモリ読み出し
書き込みを行う毎に毎回ページフオールトが起る
か否かチエツクする必要はない。従つて、従来技
術として用いられている方法、すなわち命令の実
行前にページフオールトが起るか否かのチエツク
が、少いオーバーヘツドで可能である。従つて本
発明は、主メモリ書き込み回数が少く、しかもラ
ンダムに分散している命令に用い、一連のまとま
つたエリヤに対する命令には従来方式を用いるよ
うに混在して使用することも可能である。

また、ストアバツフアに空きエリヤが必要量以
上残つているか否かをチエツクするのは、命令毎
に必要量が異なるため、命令毎に判断基準を変え
ても良いし、また各命令の最大量をとつても良
い。

また、ミツシングページフオールトが起つた時
に退避するものは、バツフアに残つている全ての
データでも良いし、その中でページフオールトを
起したものだけでも良い。

また、バツフアの空エリヤが必要量以上か否か
をチエツクするのは、命令の開始時点でなくて
も、メモリに書き込みを始める前ならどこでもよ
い。

以上の説明から明らかなように、本発明によれ
ば、オーバヘツドを殆んど増大させることなくペ
ージフオールトと処理が高速に行え、しかも命令
実行プログラムは複雑化することがないという効
果がある。

【図面の簡単な説明】

第１図は命令の処理の説明図、第２図は本発明
が適用されるデータ処理装置の一例を示す図、第
３図は仮想アドレスを物理アドレスに変換するア
ドレス変換部の例を示す図、第４図は本発明の一
実施例を示す図、第５図はプロセツサの構成例を
示す図、第６図は本発明を適用した場合の命令の
処理フローを示す図、第７図は本発明の他の実施
例を示す図である。 １……主メモリ、２……アドレス変換部、４，
４Ａ，４Ｂ……キヤシユメモリ、５Ａ，５Ｂ，５
……ジヨブプロセツサ、２２……ページフオール
ト信号、３８……ストアバツフア、６４……論理
ストアバツフア。

Claims (1)

【特許請求の範囲】
1. １ 主メモリの読み書きを行うための論理アドレ
   スを生成しながら命令を実行する処理装置と、上
   記論理アドレスを物理アドレスに変換しかつ該当
   する物理アドレスが上記主メモリ上にない場合に
   はページフオールト信号を出力するアドレス変換
   装置を備えたデータ処理装置のページフオールト
   処理方法において、主メモリへの書き込みデータ
   とその論理アドレスを一時的に格納するためのス
   トアバツフアを設け、主メモリ読み出し時にペー
   ジフオールトが発生した場合には、上記ページフ
   オールト信号によりその時の命令の処理を中断し
   て該中断した命令のアドレスを退避し、ページフ
   オールト処理後には上記退避したアドレスの命令
   の先頭から実行を再実行するようにするととも
   に、メモリ書き込み時には、その時の命令を、該
   命令により生成される書き込みデータとその論理
   アドレスを上記ストアバツフアに格納しながら終
   了させ、次にページフオールトの有無をチエツク
   しページフオールト発生時には次の命令のアドレ
   スを退避したのちにページフオールト処理を行わ
   せ、再開時には上記ストアバツフアに格納された
   書き込みデータを主メモリに転送しかつ上記退避
   したアドレスの命令から実行するようにしたこと
   を特徴とするページフオールト処理方法。