KR980004981A - 다뱅크구조에서 데이터 입출력라인 로딩 축소장치 - Google Patents

다뱅크구조에서 데이터 입출력라인 로딩 축소장치 Download PDF

Info

Publication number
KR980004981A
KR980004981A KR1019960022493A KR19960022493A KR980004981A KR 980004981 A KR980004981 A KR 980004981A KR 1019960022493 A KR1019960022493 A KR 1019960022493A KR 19960022493 A KR19960022493 A KR 19960022493A KR 980004981 A KR980004981 A KR 980004981A
Authority
KR
South Korea
Prior art keywords
data input
output
bank
output line
data
Prior art date
Application number
KR1019960022493A
Other languages
English (en)
Other versions
KR100188021B1 (ko
Inventor
이정혁
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960022493A priority Critical patent/KR100188021B1/ko
Publication of KR980004981A publication Critical patent/KR980004981A/ko
Application granted granted Critical
Publication of KR100188021B1 publication Critical patent/KR100188021B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 다뱅크구조에서 데이터 입출력라인 로딩 축소 장치에 관한 것으로서, 특히 복수개의 뱅크 메모리를 갖고, 뱅크 정보에 응답하여 임의의 뱅크 메모리가 선택되고, 칼럼 디코더에서 출력되는 칼럼제어신호에 의해 선택된 비트라인에 실린 데이터를 로컬 데이터 입출력라인을 통해 출력하는 메모리장치; 및 상기 로컬 데이터라인을 통해 출력되는 데이터를 뱅크 정보에 응답하여 선택적으로 글로벌 데이터 입출력라인으로 출력하는 데이터 입출력라인 제어수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명은 데이터 입출력라인 로딩이 축소되어 데이터 입출력라인 정·부의 미세한 전압차를 보다 큰 전압차로 향상시켜주어 센스증폭회로의 증폭속도를 더 빠르게 해 주고, 데이터 처리속도도 개선시켜 주는 효과가 있다.

Description

다뱅크구조에서 데이터 입출력라인 로딩 축소장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 다뱅크구조에서 메모리 코아 연결을 나타낸 회로도.

Claims (2)

  1. 복수개의 뱅크 메모리를 갖고, 뱅크 정보에 응답하여 임의의 뱅크 메모리가 선택되고, 칼럼 디코더에서 출력되는 칼럼제어신호에 의해 선택된 비트라인에 실린 데이터를 로컬 데이터 입출력라인을 통해 출력하는 메모리 장치: 및 상기 로컬 데이터라인을 통해 출력되는 데이터를 뱅크정보에 응답하여 선택적으로 글로벌 데이터 입출력라인으로 출력하는 데이터 입출력라인 제어수단을 구비하는 것을 특징으로 하는 다뱅크구조에서 데이터 입출력라인 로딩 축소 장치.
  2. 제1항에 있어서, 상기 데이터 입출력라인 제어수단은 모스트랜지스터로 이루어지고, 그 모스트랜지스터의 소오스단은 로컬 데이터 입출력라인에 연결되고, 그 모스트랜지스터의 드레인단은 글로벌 데이터 입출력라인에 연결되고, 그 모스트랜지스터의 게이트단은 뱅크 정보에 연결되도록 구성하는 것을 특징으로 하는 다뱅크구조에서 데이터 입출력 라인 로딩 축소 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960022493A 1996-06-20 1996-06-20 다뱅크구조에서 데이터 입출력라인 로딩 축소장치 KR100188021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022493A KR100188021B1 (ko) 1996-06-20 1996-06-20 다뱅크구조에서 데이터 입출력라인 로딩 축소장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022493A KR100188021B1 (ko) 1996-06-20 1996-06-20 다뱅크구조에서 데이터 입출력라인 로딩 축소장치

Publications (2)

Publication Number Publication Date
KR980004981A true KR980004981A (ko) 1998-03-30
KR100188021B1 KR100188021B1 (ko) 1999-06-01

Family

ID=19462608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022493A KR100188021B1 (ko) 1996-06-20 1996-06-20 다뱅크구조에서 데이터 입출력라인 로딩 축소장치

Country Status (1)

Country Link
KR (1) KR100188021B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646980B1 (ko) * 2005-12-07 2006-11-23 주식회사 하이닉스반도체 선택된 출력 데이터 폭에 따라 글로벌 입출력 라인들을선택적으로 사용하는 반도체 메모리 장치의 데이터 출력회로 및 그 데이터 출력 동작 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990140B1 (ko) * 2007-09-28 2010-10-29 주식회사 하이닉스반도체 반도체 메모리 소자
US7817491B2 (en) 2007-09-28 2010-10-19 Hynix Semiconductor Inc. Bank control device and semiconductor device including the same
KR100897251B1 (ko) * 2007-10-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그에 이용되는 내부 전압 공급 회로
KR100929826B1 (ko) * 2008-06-04 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자
KR101277479B1 (ko) 2010-08-31 2013-06-21 에스케이하이닉스 주식회사 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646980B1 (ko) * 2005-12-07 2006-11-23 주식회사 하이닉스반도체 선택된 출력 데이터 폭에 따라 글로벌 입출력 라인들을선택적으로 사용하는 반도체 메모리 장치의 데이터 출력회로 및 그 데이터 출력 동작 방법

Also Published As

Publication number Publication date
KR100188021B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR930003153A (ko) 반도체집적 회로장치
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
US5323345A (en) Semiconductor memory device having read/write circuitry
KR970049588A (ko) 메모리의 데이타 고속 억세스장치
KR910013277A (ko) 다이내믹형 반도체 기억장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR960042734A (ko) 계급적 컬럼선택라인구조를 가지는 반도체 메모리장치
KR980004981A (ko) 다뱅크구조에서 데이터 입출력라인 로딩 축소장치
KR920020506A (ko) 램덤 액세스 메모리
KR19980058194A (ko) 페이지 카피 모드를 갖는 디램
KR920701978A (ko) 데이타 읽어내기 완료 · 타이밍을 빠르게한 다이내믹 ram
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
US7525859B2 (en) Sense amplifier of semiconductor memory device
KR960038985A (ko) 데이타 리드/라이트 방법 및 그 장치
JP2523736B2 (ja) 半導体記憶装置
JPH0528753A (ja) 半導体記憶装置
KR950006856A (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
KR100295663B1 (ko) 반도체메모리장치
KR100560943B1 (ko) 센스 앰프의 구동 회로
KR970004816B1 (ko) 어드레스 천이 검출 회로를 내장하는 반도체 메모리 장치
KR970051310A (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
KR100620646B1 (ko) 계층적 비트 라인 구조를 갖는 메모리 장치
KR970013313A (ko) 데이터 전송 장치 및 다이나믹 반도체 메모리 디바이스
JPH06150656A (ja) 半導体記憶装置
KR20000065752A (ko) 패킷 명령어 구동형 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee