KR930018583A - 주소변화검출 회로를 포함하는 반도체 기억장치 - Google Patents

주소변화검출 회로를 포함하는 반도체 기억장치 Download PDF

Info

Publication number
KR930018583A
KR930018583A KR1019930000719A KR930000719A KR930018583A KR 930018583 A KR930018583 A KR 930018583A KR 1019930000719 A KR1019930000719 A KR 1019930000719A KR 930000719 A KR930000719 A KR 930000719A KR 930018583 A KR930018583 A KR 930018583A
Authority
KR
South Korea
Prior art keywords
data
control signal
response
signal
amplifying
Prior art date
Application number
KR1019930000719A
Other languages
English (en)
Other versions
KR960002821B1 (ko
Inventor
마사키 니시모도
Original Assignee
시키모리야
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시키모리야, 미쓰비시덴키 가부시키가이샤 filed Critical 시키모리야
Publication of KR930018583A publication Critical patent/KR930018583A/ko
Application granted granted Critical
Publication of KR960002821B1 publication Critical patent/KR960002821B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

이 발명은 기록동작시 전력소비가 저감되는 주소변화 검출회로를 포함하는 반도체 기억장치 및 그 운용방법이며, 기록된 데이터를 채취하기 위한 트랜지스터를 데이터버스선(DB)와 주증폭회로(11a)의 래치회로간에 설치하고, 이 트랜지스터 게이트에는 기록동작시 기록제어회로(5a)에 의하여 발생된 기록제어신호(øWDE)를 공급하는 것이다.

Description

주소변화검출 회로를 포함하는 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 DRAM의 구조를 표시하는 블럭도, 제2도는 제1도의 DRAM의 기록동작을 표시하는 신호파형도, 제3도는 제1도의 DRAM에 포함되는 기록제어회로의 상세한 구성을 표시하는 개략도, 제4도는 제1도의 DRAM에 포함하는 ATD 발생회로의 상세한 구성을 표시하는 개략도, 제5도는 ATD 발생회로의 동작을 설명하기 위한 신호파형도,

Claims (10)

  1. 데이터를 기억하기 위한 메모리수단(1)과, 외부로부터 부여되는 주소신호를 수신하는 주소신호 입력수단(2)과, 상기 주소신호에 의하여 지정된 상기 메모리수단(1)의 주소에 기록될 데이터 또는 상기 주소신호에 의하여 지정된 상기 메모리수단(1)의 주소로부터 판독된 데이터를 전달하는 데이타버스(DB)와, 외부로부터 부여된 데이터를 수신하여 이 데이터를 상기 데이터버스(DB)에 부여하는 입력버퍼수단(6)과, 상기 데이터버스에 판독된 데이터를 증폭하고 유지하는 증폭수단과, 상기 주소신호입력수단(2)으로부터 주소신호의 변화를 검출하여 검출신호를 발생하는 주소변화 검출수단(8a)과, 판독동작시에 상기 주소 변화검출수단(8a)으로부터의 상기 검출신호에 응답하여 상기 증폭수단(11a)을 활성화하는 제1제어수단(9)와, 상기 입력버피수단(6)을 활성화하여 상기 증폭수단(11a)을 더욱 활성화하는 제2제어수단(5a)로 구성된 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 제2제어수단(5a)은 기록동작시에 먼저 제1기록제어신호(øWR)를 발생한다음 제2기록 제어신호(øWDE)를 발생하고, 상기 제1제어수단(9)은 상기 검출신호(øATD)에 응답하여 출력제어신호(øDOT)를 발생하며, 상기 입력버퍼수단(6)은 상기 제1기록 제어신호(øWR)에 응답하여 활성화되고, 상기 증폭수단(11a)은 상기 제2기록제어신호(øWDE)또는 상기 출력제어신호(øDOT)에 응답하여 활성화되는 것을 특징으로 하는 반도체 기척장치.
  3. 제2항에 있어서, 상기 증폭수단(11a)은 데이터를 증폭하고 유지하는 수단(11)과, 상기 기록제어신호(øWDE)또는 상기 출력제어신호(øDOT)에 응답하여 상기 데이터버스(DB)에서 상기 유지수단(111)으로 데이터를 전달하는 전달수단(G46)(G52)(N20)으로 구성된 값을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 전달수단은 클럭인버터(G46)으로 구성된 것을 특징으로 하는 반도체 기억장치.
  5. 제3항에 있어서, 상기 전달수단은 트랜스퍼게이트(N20)로 구성된 것을 특징으로 하는 반도체 기억장치.
  6. 제3항에 있어서, 외부로부터 부여된 출력가능 신호(OE)에 응답하여 상기 유지수단(111)에 유지되어 있는 데이터를 출력하는 출력수단(G50)(G51)을 추가로 구성한 것을 특징으로 하는 반도체 기억장치
  7. 제1항에 있어서, 상기 메모리수단(1)에 기록될 데이터 또는 상기 메모리수단(1)으로부터 판독된 데이터를 전달하는 입출력버스(IOB)와, 상기 데이터버스(DB)로부터 데이터를 수신하여 이 데이터를 상기 입출력버스(IOB)에 부여하는 기록버퍼수단(7)과, 상기 입출력버스(IOB)에 판독된 데이터를 증폭하고 이 증폭된 데이터를 상기 데이터버스(DB)로 부여하는 전치증폭수단(10)을 추가구성하고; 판독동작시에, 상기 제1제어수단(9)은 상기 검출신호(øATD)에 응답하여 먼저 상기 전치증폭수단(10)을 활성화한 이후에 상기 증폭수단(11a)을 활성화하며, 기록동작시에, 상기 제2제어수단(5a)는 먼저 입력버퍼수단(6)을 활성한 이후에 상기 기록 버퍼수단(7)과 증폭수단(11a)을 활성화하는 것을 특징으로 하는 반도체 기억장치.
  8. 제7항에 있어서, 기록동작시에 상기 제2제어수단(5a)은 제1기록 제어신호(øWR)를 발생한 이후에 제2 기록제어신호(øWDE)를 발생하고, 상기 제1제어수단(9)은 상기 검출신호(øATD)에 응답하여 먼저 제1출력제어신호(øPA)를 발생하고 그 이후에 제2제어신호(øDOT)를 발생하며, 상기 제1기록제어신호(øWR)에 응답하여 활성화되고, 상기 기록버퍼수단(7)은 상기 제2기록제어신호(øWDE)에 응답하여 활성화되며, 상기 전치증폭수단(10)은 상기 제1출력 제어신호(øPA)에 응답하여 활성화되는 것을 특징으로 하는 반도체 기억장치(11a) 상기 제2기록제어신호(øWDE) 또는 상기 제2출력제어신호(øDOT)에 응답하여 활성화되는 것을 특징으로 하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 메모리수단(1)은 다수의 동적(dynamic type)메모리셀로 구성된 것을 특징으로 하는 반도체 기억장치.
  10. 데이터를 기억하는 메모리수단(1)과, 외부로부터 부여된 데이터를 수신하여 이 데이터를 데이터버스(DB)에 부여되는 입력버퍼수단(6)과, 상기 데이터버스(DB)에 판독된 데이터를 증폭하고 유지하는 증폭수단(11a)을 구비한 반도체 기억장치에 있어서, 주소신호의 변화를 검출하여 검출신호(øATD)를 발생하는 스텝과, 판독동작시 상기 검출신호(øATD)에 응답하여 상기 증폭수단(11a)을 활성화하는 스텝과, 기록동작시 상기 입력버퍼수단(6)을 활성화하고 다시 상기 증폭수단(11a)을 활성화하는 스텝으로 구성된 반도체기억장치의 운용방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930000719A 1992-02-03 1993-01-20 주소변화검출회로를 포함하는 반도체 기억장치 KR960002821B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4017662A JPH05217367A (ja) 1992-02-03 1992-02-03 半導体記憶装置
JP92-17662 1992-02-03
JP92-017662 1992-02-03

Publications (2)

Publication Number Publication Date
KR930018583A true KR930018583A (ko) 1993-09-22
KR960002821B1 KR960002821B1 (ko) 1996-02-26

Family

ID=11950069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930000719A KR960002821B1 (ko) 1992-02-03 1993-01-20 주소변화검출회로를 포함하는 반도체 기억장치

Country Status (4)

Country Link
US (1) US5307324A (ko)
JP (1) JPH05217367A (ko)
KR (1) KR960002821B1 (ko)
DE (1) DE4244059A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2627475B2 (ja) * 1992-10-07 1997-07-09 三菱電機株式会社 半導体メモリ装置
KR960013858B1 (ko) * 1994-02-03 1996-10-10 현대전자산업 주식회사 데이타 출력버퍼 제어회로
US5469473A (en) * 1994-04-15 1995-11-21 Texas Instruments Incorporated Transceiver circuit with transition detection
US5487038A (en) * 1994-08-15 1996-01-23 Creative Integrated Systems, Inc. Method for read cycle interrupts in a dynamic read-only memory
KR0186094B1 (ko) * 1995-10-12 1999-05-15 구본준 메모리 소자내의 메인앰프의 배치구조
DE19617172C2 (de) * 1996-04-29 1999-06-24 Siemens Ag Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme
KR100289383B1 (ko) * 1997-10-10 2001-05-02 김영환 쓰기제어드라이브회로
KR100271632B1 (ko) * 1997-10-10 2000-11-15 김영환 쓰기제어드라이브 회로
KR100301046B1 (ko) * 1998-09-01 2001-09-06 윤종용 그래픽처리속도를향상시킬수있는듀얼포트를갖는고속싱크로너스메모리장치
SG97920A1 (en) * 1999-10-18 2003-08-20 Ibm Address wrap function for addressable memory devices
KR100519877B1 (ko) * 2003-12-19 2005-10-10 삼성전자주식회사 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0762958B2 (ja) * 1983-06-03 1995-07-05 株式会社日立製作所 Ｍｏｓ記憶装置
JPS61110394A (ja) * 1984-10-31 1986-05-28 Mitsubishi Electric Corp 半導体記憶装置
JP2589076B2 (ja) * 1987-01-14 1997-03-12 日本テキサス・インスツルメンツ株式会社 記憶装置
JPS63257999A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置
JPH01105387A (ja) * 1987-10-19 1989-04-21 Hitachi Ltd 半導体記憶装置
JPH0770213B2 (ja) * 1988-10-03 1995-07-31 三菱電機株式会社 半導体メモリ装置
JPH0646513B2 (ja) * 1989-07-12 1994-06-15 株式会社東芝 半導体記憶装置のデータ読出回路

Also Published As

Publication number Publication date
JPH05217367A (ja) 1993-08-27
KR960002821B1 (ko) 1996-02-26
US5307324A (en) 1994-04-26
DE4244059A1 (ko) 1993-08-05

Similar Documents

Publication Publication Date Title
US6542417B2 (en) Semiconductor memory and method for controlling the same
KR930003153A (ko) 반도체집적 회로장치
EP0630024B1 (en) Semiconductor memory device
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR930018583A (ko) 주소변화검출 회로를 포함하는 반도체 기억장치
JP2773465B2 (ja) ダイナミック型半導体記憶装置
JP2960330B2 (ja) 記憶素子のコラム開始信号発生装置
US6345007B1 (en) Prefetch and restore method and apparatus of semiconductor memory device
US7535777B2 (en) Driving signal generator for bit line sense amplifier driver
KR920017115A (ko) 반도체기억장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR100206928B1 (ko) 반도체 메모리의 데이타라인 등화 제어회로
KR880013070A (ko) 디지탈 신호처리장치
JPH0757464A (ja) 半導体記憶回路
JPH01264692A (ja) 半導体メモリ回路
KR950010628B1 (ko) 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로
JPH04177693A (ja) 半導体メモリ装置
US6434079B2 (en) Semiconductor memory device for distributing load of input and output lines
KR920018752A (ko) 반도체 기억장치
KR100390820B1 (ko) 고속의 데이터 전송을 위하여 글로벌 입출력 라인 버퍼를사용한 메모리
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
JP3319427B2 (ja) 半導体メモリ装置
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
KR100481827B1 (ko) 데이터입/출력버퍼회로를제어하기위한회로들을갖는반도체메모리장치
KR100238861B1 (ko) 전력 소비를 저감하는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee