KR920018752A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR920018752A
KR920018752A KR1019920003697A KR920003697A KR920018752A KR 920018752 A KR920018752 A KR 920018752A KR 1019920003697 A KR1019920003697 A KR 1019920003697A KR 920003697 A KR920003697 A KR 920003697A KR 920018752 A KR920018752 A KR 920018752A
Authority
KR
South Korea
Prior art keywords
block
memory
sense amplifier
memory cell
sense
Prior art date
Application number
KR1019920003697A
Other languages
English (en)
Other versions
KR960003591B1 (ko
Inventor
요오이치 스즈키
다케노리 나카무라
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
다카마이 마사다카
도시바 마이크로 일렉트로닉스 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바, 다카마이 마사다카, 도시바 마이크로 일렉트로닉스 가부시기가이샤 filed Critical 아오이 죠이치
Publication of KR920018752A publication Critical patent/KR920018752A/ko
Application granted granted Critical
Publication of KR960003591B1 publication Critical patent/KR960003591B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 관한 반도체 기억장치의 회로구성도,
제2도는 제1도의 구성에 적용되는 웨이방식의 메모리셀 블록의 회로 구성도,
제3도는 본 발명의 다른 실시예에 관한 반도체 기억장치에 적용되는 다른 메모리 블록구성의 회로구성도.

Claims (4)

  1. 복수의 메모리셀로 형성되는 복수의 블록(12,18)으로 분할된 메모리셀군과, 상기 메모리셀에서 독출한 데이타를 증폭하는 센스증폭기(8,14)와, 상기 센스증폭기로 증폭된 데이타를 외부에 출력하는 출력회로(7,13)와, 상기 각 블록에 있어서 메모리셀의 임의의 것에 동시에 데이타를 기록 가능한 기록회로와, 독출/기록시에 외부어드레스 신호에 의하여 상기 각 블록마다에 상기 메모리셀을 선택하는 메모리셀 선택회로(11,17,19,20)와, 기록시에 임의수의 상기 블록을 기록대상 블록으로하여 선택하는 블록선택수단(23,24)과, 상기 기록시에 상기 센스증폭기에 그것을 비활성화하는 센스증폭시 제어신호를 인가하는 센스증폭기 제어신호 출력수단(41)을 구비하는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 센스증폭기 및 상기 출력회로는 상기 블록마다에 설치되어 있는 것을 특징으로 하는 반도체 기억장치.
  3. 제1항에 있어서, 상기 출력회는 상기 블록선택 신호에 의하여 제어되는 것을 특징으로 하는 반도에 기억장치.
  4. 제1항에 있어서, 상기 기록회로는 상기 블록마다에 설치되어 있는 것을 특징으로 하는 반도에 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920003697A 1991-03-07 1992-03-06 반도체 기억 장치 KR960003591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-041902 1991-03-07
JP3041902A JPH04278288A (ja) 1991-03-07 1991-03-07 半導体記憶装置　

Publications (2)

Publication Number Publication Date
KR920018752A true KR920018752A (ko) 1992-10-22
KR960003591B1 KR960003591B1 (ko) 1996-03-20

Family

ID=12621218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003697A KR960003591B1 (ko) 1991-03-07 1992-03-06 반도체 기억 장치

Country Status (3)

Country Link
US (1) US5329494A (ko)
JP (1) JPH04278288A (ko)
KR (1) KR960003591B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563835A (en) * 1994-01-31 1996-10-08 Advanced Risc Machines Limited Sense amplification in data memories
US5729501A (en) * 1995-09-08 1998-03-17 International Business Machines Corporation High Speed SRAM with or-gate sense
US5778428A (en) * 1995-12-22 1998-07-07 International Business Machines Corporation Programmable high performance mode for multi-way associative cache/memory designs
JP2845264B2 (ja) * 1996-08-28 1999-01-13 日本電気株式会社 セルフカットオフ型センスアンプ回路
US5781488A (en) * 1997-04-18 1998-07-14 Mosel Vitelic Corporation DRAM with new I/O data path configuration
KR100780613B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
JP4191217B2 (ja) * 2006-09-20 2008-12-03 エルピーダメモリ株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61117784A (ja) * 1984-11-12 1986-06-05 Oki Electric Ind Co Ltd 半導体記憶装置
JPH0778993B2 (ja) * 1985-11-05 1995-08-23 株式会社日立製作所 半導体メモリ
JPS63200391A (ja) * 1987-02-16 1988-08-18 Toshiba Corp スタテイツク型半導体メモリ
JP3026341B2 (ja) * 1987-02-23 2000-03-27 株式会社日立製作所 半導体メモリ装置
DE3884859T2 (de) * 1987-06-04 1994-02-03 Nec Corp Dynamische Speicherschaltung mit einem Abfühlschema.
JP2682029B2 (ja) * 1988-07-29 1997-11-26 株式会社島津製作所 Ｘ線管フィラメント加熱装置

Also Published As

Publication number Publication date
US5329494A (en) 1994-07-12
JPH04278288A (ja) 1992-10-02
KR960003591B1 (ko) 1996-03-20

Similar Documents

Publication Publication Date Title
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR950015373A (ko) 메모리장치 및 직·병렬 데이터 변환회로
KR920013462A (ko) 반도체 기억장치
KR970051182A (ko) 반도체 기억 장치
KR850008569A (ko) 반도체 메모리장치
KR850008023A (ko) 반도체 기억장치
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR950006608A (ko) 고속순차 액세스용 행어드레스 버퍼 유니트에 독자적인 캐쉬 메모리로서 역할하는 감지 증폭기를 가진 동적 랜덤 액세스 메모리 장치
KR880013168A (ko) 반도체 기억장치
KR970067365A (ko) 반도체 기억장치
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR960006039A (ko) 반도체 기억 장치
KR940007884A (ko) 반도체 장치
KR920013472A (ko) 반도체 기억장치
KR930006736A (ko) 반도체 기억장치
KR840005593A (ko) 모노리식(monolithic) 반도체 메모리
KR870011618A (ko) 고속으로 데이타의 소거가 가능한 다이나믹 ram
KR870009392A (ko) 반도체 기억장치
KR880014564A (ko) 메모리 장치용 출력 버퍼 제어회로
KR910001744A (ko) 반도체 기억장치
KR920017115A (ko) 반도체기억장치
KR950009713A (ko) 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로
KR920018752A (ko) 반도체 기억장치
KR920020499A (ko) 반도체 기억 장치
KR920010624A (ko) 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee