KR950009713A - 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로 - Google Patents

작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로 Download PDF

Info

Publication number
KR950009713A
KR950009713A KR1019940022965A KR19940022965A KR950009713A KR 950009713 A KR950009713 A KR 950009713A KR 1019940022965 A KR1019940022965 A KR 1019940022965A KR 19940022965 A KR19940022965 A KR 19940022965A KR 950009713 A KR950009713 A KR 950009713A
Authority
KR
South Korea
Prior art keywords
flash write
flash
circuit
control means
operating
Prior art date
Application number
KR1019940022965A
Other languages
English (en)
Other versions
KR0138883B1 (ko
Inventor
다까시 구사까리
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR950009713A publication Critical patent/KR950009713A/ko
Application granted granted Critical
Publication of KR0138883B1 publication Critical patent/KR0138883B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비록 결선에서의 단락과 같은 제조 공정에서 야기된 문제가 존재할지라도 플래시 기록 모드에서의 동작 전류의 증가를 최소로 제한할 수 있는 반도체 메모리 회로를 제공한다. 본 발명의 반도체 메모리 회로의 타이밍 제어 회로는 로우 어드레스 스트로브 신호,신호, 및 입력된 플래시 기록 인에이블 신호가 작동 상태가 됨을 검출하기 위한 FW래치 신호발생 회로 및 래치 회로와 FW게이트 작동 신호가 모든 신호들의 작동상태를 검출하는 래치 회로에서 출력될때 자연 회로에 의해 결정되고 제한된 고정 시간 동안에 FW 게이트 신호를 작동시키기 위한 FW 게이트 신호 발생 회로를 구비한다. 상기 작동된 FW 게이트 신호로 인해 상기 플래시 기록 게이트 스위치는 상기 플래시 기록 행위를 수행하는 동안 작동 상태로 전환된다. 상기 플래시 기록 행위가 끝난 후, 비록

Description

작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명이 반도체 메모리 회로의 일 실시예를 도시한 블럭 다이어그램. 제6도는 제5도의 실시예의 주요부를 도시하는 회로

Claims (7)

  1. 반도체 메모리 회로용 플래시 기록 방법으로서, 워드 라인, 다수개의 비트 라인 쌍, 각각이 워드 라인들 중의 하나와 비트 라인들 중의 하나의 교차 에어리어에 위치된 메모리 셀, 하나가 한 비트 라인 쌍의 데이타를 증폭하는 감지 증폭기, 플래시 기록 데이타가 공급되는 플래시 기록 데이타 버스, 플래시 기록 데이타 버스와 비트 라인들의 쌍들의 비트 라인 사이의 코넥션을 스위칭시키기 위한 플래시 기록 게이트 스위치, 소정의 로우 어드레스에 일치하는 워드 라인을 작동시키기 위한 제어 수단, 플래시 기록 게이트 스위치를 작동시키기 위한 제어 수단, 감지 증폭기를 작동시키기 위한 제어 수단 및 작동된 워드 라인에 접속된 모든 메모리 셀에플래시 기록 데이타를 동시에 기록하기 위한 제어 수단을 구비한 반도체 메모리 회로용 플래시 기록 방법에있어서 상기 플래시 기록 게이트 스위치가 상기 워드 라인이 작동되는 한번의 시간 주기 동안에만 작동되도록 상기 플래시 기록 게이트 스위치가 상기 제어 수단에 의해 작동되는 동안의 시간 주기와 길이를 제어하는단계를 포함하는 것을 특징으로 하는 반도체 메모리 회로용 플래시 기록 방법
  2. 제1항에 있어서, 상기 플래시 기록 게이트 스위치가 작동되는 동안의 시간 주기는 플래시 기록 데이타를 상기 비트 라인에 기록하기 위한 충분한 시간보다 더 길도록 제어되지만 또는 가능한한 짧아지도록 제어되는 것을 특징으로 하는 반도체 메모리 회로용 플래시 기록 방법.
  3. 워드 라인, 다수개의 비트 라인 쌍, 각각의 워드 라인들 중의 하나와 비트 라인중의 하나의 교차 에어리어에 위치된 메모리 셀, 하나가 한 비트 라인 쌍의 데이타를 증폭하는 감지 증폭기, 플래시 기록 데이타가 공급되는 플래시 기록 데이타 버스, 플래시 기록 데이타 버스와 비트 라인들의 쌍들의 비트라인 사이의 코넥션을 스위칭시키기 위한 플래시 기록 게이트 스위치, 소정의 로우 어드레스에 일치하는 워드 라인을 작동시키기 위하 제어 수단, 플래시 기록 게이트 스위치를 작동시키기 위한 제어 수단, 감지 증폭기를 작동시키기 위한 제어 수단, 작동된 워드 라인에 접속된 모드 메모리 셀에 플래시 기록 데이타를 기록하기 위한 제어 수단 및 상기 플래시 기록 게이트 스위치가 상기 워드 라인이 작동되는 한번의 시간 주기 동안에만 작동되도록 상기 플래시 기록 게이트 스위치가 상기 제어 수단에 의해 작동되는 동안의 시간 주기의 길이를 제어하기 위한 타이밍 제어 회로를 구비한 반도체 메모리 회로.
  4. 제3항에 있어서 상기 타이밍 제어 회로는 입력된 로우 어드레스 스트로브 신호와 플래시 기록 인에이블 신호가 작동 상태에 있음을 검출하기 위한 작동 검출회로와 상기 입력된 신호들이 작동 상태에 있음을 상기 작동 검출 회로가 검출할때 소정의 시간 주기동안 상기 플래시 기록 게이트 스위치를 작동시키기 위한 작동 시간 조정 회로를 구비한 반도체 메모리 회로.
  5. 제3항에 있어서, 상기 플래시 기록 게이트 스위치가 상기 타이밍 제어 회로에 의해 작동되는 시간 주기의 길이는 플래시 기록 데이타를 상기 비트 라인에 기록하는데 필요한 시간 길이보다 더 길도록 제어되지만 동시에 가능한 짧게 제어되는 반도체 메모리 회로.
  6. 제4항에 있어서, 상기 플래시 기록 게이트 스위치가 상기 작동시간 조정회로에 의해 작동되는 동안의 시간주기 길이는 플래시 기록 데이타를 상기 비트 라인에 기록하는데 필요한 시간 길이보다 더 길도록 제어되지만 동시에 가능한 짧게 제어되는 반도체 메모리 회로.
  7. 제3항에 있어서, 다수개의 메모리 셀이 어레이 형태로 배치되는 반도체 메모리 회로.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019940022965A 1993-09-14 1994-09-13 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로 KR0138883B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5228392A JP2707953B2 (ja) 1993-09-14 1993-09-14 半導体メモリ回路
JP93-228392 1993-09-14

Publications (2)

Publication Number Publication Date
KR950009713A true KR950009713A (ko) 1995-04-24
KR0138883B1 KR0138883B1 (ko) 1998-06-01

Family

ID=16875754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022965A KR0138883B1 (ko) 1993-09-14 1994-09-13 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로

Country Status (5)

Country Link
US (1) US5473565A (ko)
EP (1) EP0644549B1 (ko)
JP (1) JP2707953B2 (ko)
KR (1) KR0138883B1 (ko)
DE (1) DE69427330T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283682B1 (ko) * 1998-07-14 2001-03-02 조정래 열풍건조장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970434B2 (ja) * 1994-10-31 1999-11-02 日本電気株式会社 同期型半導体記憶装置およびセンス制御方法
KR100218244B1 (ko) * 1995-05-27 1999-09-01 윤종용 불휘발성 반도체 메모리의 데이터 독출회로
US5559752A (en) * 1995-08-14 1996-09-24 Alliance Semiconductor Corporation Timing control circuit for synchronous static random access memory
US5668760A (en) * 1996-04-23 1997-09-16 Intel Corporation Nonvolatile memory with a write protection circuit
US5805838A (en) * 1996-05-31 1998-09-08 Sun Microsystems, Inc. Fast arbiter with decision storage
US5936905A (en) * 1996-09-03 1999-08-10 Townsend And Townsend And Crew Llp Self adjusting delay circuit and method for compensating sense amplifier clock timing
JPH10162584A (ja) * 1996-12-02 1998-06-19 Mitsubishi Electric Corp 半導体記憶装置
JP3090104B2 (ja) * 1997-10-27 2000-09-18 日本電気株式会社 半導体メモリ装置
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US5978280A (en) * 1998-06-25 1999-11-02 Cypress Semiconductor Corp. Method, architecture and circuit for reducing and/or eliminating small signal voltage swing sensitivity
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5946255A (en) * 1998-07-31 1999-08-31 Cypress Semiconductor Corp. Wordline synchronized reference voltage generator
DE10143033A1 (de) * 2001-09-01 2003-04-03 Infineon Technologies Ag Verfahren zum Zugreifen auf Speicherzellen eines DRAM-Speicherbausteins

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2569010B2 (ja) * 1986-05-21 1997-01-08 株式会社日立製作所 半導体メモリ
JPH0812760B2 (ja) * 1986-11-29 1996-02-07 三菱電機株式会社 ダイナミックメモリ装置
JPH01241089A (ja) * 1988-03-23 1989-09-26 Toshiba Corp スタティック型ランダムアクセスメモリ
JPH0770212B2 (ja) * 1988-07-19 1995-07-31 日本電気株式会社 半導体メモリ回路
JP2704041B2 (ja) * 1990-11-09 1998-01-26 日本電気アイシーマイコンシステム株式会社 半導体メモリ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100283682B1 (ko) * 1998-07-14 2001-03-02 조정래 열풍건조장치

Also Published As

Publication number Publication date
JP2707953B2 (ja) 1998-02-04
EP0644549A2 (en) 1995-03-22
US5473565A (en) 1995-12-05
DE69427330D1 (de) 2001-07-05
EP0644549B1 (en) 2001-05-30
JPH0785672A (ja) 1995-03-31
KR0138883B1 (ko) 1998-06-01
DE69427330T2 (de) 2001-12-06
EP0644549A3 (en) 1996-06-26

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR950009713A (ko) 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로
KR950024216A (ko) 반도체 기억장치
USRE36621E (en) Semiconductor memory device
KR920006982A (ko) 전력-온 리세트 제어 방식의 래치형 행 라인 리피터를 구비한 반도체 메모리
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
KR960006039A (ko) 반도체 기억 장치
KR890015271A (ko) 스태틱형 ram
KR890001085A (ko) 레지스터를 구비한 반도체 메모리 장치
KR940007884A (ko) 반도체 장치
KR920005161A (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거최적화회로 및 방법
KR100260477B1 (ko) 낮은 전원공급전압에서 고속동작을 하는 반도체 메모리 장치 및 반도체 액세스 방법
KR910001744A (ko) 반도체 기억장치
EP0259862B1 (en) Semiconductor memory with improved write function
KR910010530A (ko) 램 테스트시 고속 기록회로
KR970017658A (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
EP0276852B1 (en) Random access memory device with nibble mode operation
KR950010084A (ko) 반도체 메모리 장치
KR20000029354A (ko) 다이나믹 메모리 장치
KR890015269A (ko) 스태틱형 ram
KR920018752A (ko) 반도체 기억장치
KR930003250B1 (ko) 반도체 메모리
KR100281104B1 (ko) 컬럼 디코더 회로
KR100206927B1 (ko) 반도체 메모리의 데이타 출력 제어회로
KR100562662B1 (ko) 반도체 기억 소자의 저전압용 센스 앰프 및 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040205

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee