KR920013449A - 개선된 기록 구동기를 가지는 판독/기록 메모리 - Google Patents

개선된 기록 구동기를 가지는 판독/기록 메모리 Download PDF

Info

Publication number
KR920013449A
KR920013449A KR1019910022986A KR910022986A KR920013449A KR 920013449 A KR920013449 A KR 920013449A KR 1019910022986 A KR1019910022986 A KR 1019910022986A KR 910022986 A KR910022986 A KR 910022986A KR 920013449 A KR920013449 A KR 920013449A
Authority
KR
South Korea
Prior art keywords
input
memory
output
source
transistors
Prior art date
Application number
KR1019910022986A
Other languages
English (en)
Other versions
KR100228622B1 (ko
Inventor
챨스 멕크루우 데비드
Original Assignee
원본미기재
에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 에스지에스-톰슨 마이크로일렉트로닉스, 인코포레이티드 filed Critical 원본미기재
Publication of KR920013449A publication Critical patent/KR920013449A/ko
Application granted granted Critical
Publication of KR100228622B1 publication Critical patent/KR100228622B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

내용 없음

Description

개선된 기록 구동기를 가지는 판독/기록 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 포함한 정적 메모리의 블럭 회로도, 제2도는 본 발명의 제1실시에 따른 제1도의 메모리의 서브-어레이를 도시한 블럭 회로도

Claims (19)

  1. 여러개의 행렬로 배열된 복수의 메모리 셀과;각각 하나에 열에 관련되어, 그 관련 열내의 선택 메모리 셀과 차동 신호를 송, 수신하는 복수의 비트 라인 쌍과, 기록 동작시 제1및 제2입/출력 라인을 차동 신호르 구동하는 기록 구동기와; 열 어드레스 값에 따라 선택된 열을 상기한 제1및 제2입/출력 라인에 접속하는 수단과, 각기 전원마디에 결합된 드레인을 구비하는 제1및 제2소스 플로워 트랜지스터들로서, 상기한 제1소스 플로워 트랜지스터는 상기 제1입/출력 라인에 결합된 소스를 구비하고 있는 한편, 상기한 제1및 제2소스 폴로워 트랜지스터들의 각각은 상기한 기록 구동기에 의해 제어되는 제어 단자를 구비하여, 상기 소스 폴로워 트랜지스터들의 게이트들이 판독 동작 기간 동안에는 사실상 그들의 드레인의 전압으로 바이어스되도록 되어 있는 제1및 제2소스 플로워 트랜지스터들로 구성됨을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 상기 메모리는 상기한 복수의 비트 라인들을 사실상 전원 마디의 전압으로 프리챠지 하는 수단을 부가적으로 포함함을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서, 상기한 접속 수단은;상기한 열 어드레스 신호를 수신하기위한 입력을 구비함과 동시에 상기한 열 어드레스 신호의 값에 따라 하나의 열을 선택하기위한 복수의 출력을 구비한 하나의 열 디코더와; 하나의 관련 비트 라인과 상기한 입/출력 라인들의 하나 사이에 접속된 도전 통로를 각각 구비함과 동시에, 상기한 열 디코더의 출력에 의해 제어되는 제어 단자를 각각 구비하여, 선택 열과 관련된 것들은 도통되도록 되어 있는 복수의 통과 게이트로 구성됨을 특징으로하는 반도체 메모리.
  4. 제3항에 있어서, 상기 메모리는 상기한 복수의 비트 라인들을 사실상 전원 마디의 전압으로 프리챠지하는 수단을 부가적으로 포함함을 특징으로 하는 반도체 메모리.
  5. 제4항에 있어서, 상기 메모리는 각각의 쌍을 이루고 있는 비트 라인들의 전압을 서로 등화시키는 수단을 부가적으로는 포함함을 특징으로 하는 반도체 메모리.
  6. 제5항에 있어서, 상기한 프리챠지 수단은 복수의 프리챠지 트랜지스터들로 이루어지고, 이들 트랜지스터의 각각은 하나의 관련 비트 라인과 상기한 전원 마디 사이에 결합되는 도전 통로를 구비함과 동시에, 이들 트랜지스터의 각각은 또한 각각의 주기에 있어서 소정의 시간동안 도통될 수 있도록 제어하기 위한 제어 단자를 구비함을 특징으로 하는 반도체 메모리.
  7. 제6항에 있어서, 상기한 복수의 프리챠지 트랜지스터들의 상기한 제어 단자들은 상기할 열 디코더의 출력에 결합되어, 상기한 열 디코더에 의해 선택되지 않은 열에 관련된 각각의 프리챠지 트랜지스터는 도통되도록 구성되어 있는 것을 특징으로 하는 반도체 메모리.
  8. 제1항에 있어서, 기록 동작 기간에 “로우”상태로 구동된 입/출력 라인에 관련된 소스 폴로워 트랜지스터는 부도통되도록, 상기한 소스 풀로워 트랜지스터들의 게이트들이 상기한 기록 구동기에 의해 제어되는 것을 특징으로 하는 반도체 메모리.
  9. 제8항에 있어서, 상기한 제1및 제2소스 폴로워 트랜지스터들의 게이트들이 상기한 기록 동작의 완료시 그들의 드레인 전압으로 바이어스될 수 있도록, 상기한 소스 풀로워 트랜지스터들의 게이트들은 상기한 기록 구동기에 의해서 제어되도록 구성된 것을 특징으로 하는 반도체 메모리.
  10. 제8항에 있어서, 상기한 기록 구동기는; 하나의 입력을 구비하고, 상기한 제1입/출력 라인에 결합된 하나의 출력을 구비한 제1구동기와; 하나의 입력을 구비하고, 상기한 제2압/출력 라인에 결합돈 하나의 출력을 구비한 제2구동기와, 입력 데이터를 수신하며, 그 상보적인 데이터를 상기한 제1및 제2구동기의 입력에 전송하는 데이터 입력 수단으로 구성되는 한편, 상기한 제1및 제2소스풀로워 트랜지스터들의 게이트들을 상기한 제1및 제2구동기의 입력에 결합되어, 상기한 제1구동기가 상기한 제1입/출력라인을 “로우”상태로 구동하고 있을때에는 상기한 제1소스 풀로워 트랜지스터가 부도통되도록하고, 상기한 제2구동기가 상기한 제2입/출력 라인을 “로우”상태로 구동하고 있을때에는 상기한 제2소스 풀로워 트랜지스터가 부도통되게 구성된 것을 특징으로 하는 반도체 메모리.
  11. 제10항에 있어서, 상기한 기록 구동기는, 기록 제어 신호를 수신하기 위한 하나의 입력을 구비함과 동시에, 상기한 제1및 제2구동기의 입력과 상기한 제1및 제2소스 폴로워 트랜지스터의 게이트들에 접속된 출력들을 구비한 제어 회로를 부가적으로 포함하여 이루어지며; 상기한 제어 회로는, 기록 동작의 비실행을 나타내는 상기한 제어 신호에 응답하여, 상기한 제1및 제2구동기를 임피던스 출력 상태로 만들고 동시에 제1및 제2소스 폴로워 트랜지스터의 게이트들을 그들의 드레인 전압으로 바이어스하도록 구성된 것을 특징으로 하는 반도체 메모리.
  12. 여러개의 행렬로 배열된 복수의 멤리 셀들을 포함한 집적 회로내의 메모리로서, 상기한 메모리 셀들의 각각의 열이 한쌍의 비트 라인과 관련되어 있는 상기한 메모리를 작동시키는 방법에 있어서, 한쌍의 입/출력 라인상에 차동 신호를 부가하고 입/출력 라인을 메모리 셀들의 선택 열에 접속시켜 데이타를 상기한 선택 메모리 셀에 기록하는 단계와; 전원 마디의 제1및 제2소스 풀로워 트랜지스터의 각각의 드레인을 결합하고 아울러 상기한 제1및 제2소스 풀로워 트랜지스터의 소스들을 각각 제1및 제2입/출력 라인에 결합한 상태에서, 상기한 기록 단계 이후에, 상기한 제1및 제2소스 풀로워 트랜지스터의 게이트들을 그들의 드레인 전압에 근사한 전압으로 바이어스시키는 단계를 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법
  13. 제12항에 있어서, 상기 메모리의 작동 방법은 상기한 기록 단계에서, 상기 한 차동 신호가 상기한 제1입/출력 라인을 제2입/출력 라인의 전압보다 낮은 전압으로 구동하는 크기를 가지면 상기한 제1및 제2소스 풀로워 트랜지스터를 부도통시키게 하고, 반면에 차동 신호가 상기한 제2입/출력 라인을 제1입/출력 라인의 전압보다 낮은 전압으로 구동하는 크기를 가지면 상기한 제2소스 풀로워 트랜지스터를 부도통시키는 단계로 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법.
  14. 제12항에 있어서, 상기 메모리의 작동 방법은, 상기한 기록 동작의 완료시, 상기한 차동 비트 라인들을 상기한 전원 전압과 사실상 동일한 전압으로 프리챠지 하는 단계를 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법.
  15. 제14항에 있어서, 상기 메모리의 작동 방법은 상기한 바이어스 단계 이후, 판독하고자 하는 메모리 셀을 그 관련 열의 비트 라인들에 접속함과 동시에 그 선택 열의 비트 라인들을 상기한 제1및 제2입/출력 라인에 접속하여, 판독 대상의 메모리 셀을 선택하는 단계를 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법.
  16. 제15항에 있어서, 선택열의 비트 라인들을 제1및 제2입/출력 라인에 접속하는 상기한 단계는 상기한 바이어스 단계 기간 동안에 수행되는 것을 특징으로 하는 메몰의 작동 방법.
  17. 제16항에 있어서, 상기 메모리의 작동 방법은, 상기한 제1및 제2입/출력상의 차동 신호를 감지하는 단계를 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리 작동 방법.
  18. 제12항에 있어서, 상기 메모리의 작동 방법은, 상기한 바이어스 단계가 개시된 이후, 제1및 제2입/출력 라인을 사실상 상기한 전원 마디의 전압과 동일한 전압으로 프리챠지 하는 단계를 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법.
  19. 제18항에 있어서, 상기 메모리의 작동 방법은, 상기한 프리챠지 기간동안에 상기한 제1및 제2입/출력 라인들을 등화시키는 단계를 부가적으로 포함하여 이루어진 것을 특징으로 하는 메모리의 작동 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910022986A 1990-12-13 1991-12-13 개선된 기록 구동기를 가지는 판독/기록 메모리 KR100228622B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/627,059 1990-12-13
US7/627,059 1990-12-13
US07/627,059 US5267197A (en) 1990-12-13 1990-12-13 Read/write memory having an improved write driver

Publications (2)

Publication Number Publication Date
KR920013449A true KR920013449A (ko) 1992-07-29
KR100228622B1 KR100228622B1 (ko) 1999-11-01

Family

ID=24513017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022986A KR100228622B1 (ko) 1990-12-13 1991-12-13 개선된 기록 구동기를 가지는 판독/기록 메모리

Country Status (5)

Country Link
US (1) US5267197A (ko)
EP (1) EP0490652B1 (ko)
JP (1) JP3322412B2 (ko)
KR (1) KR100228622B1 (ko)
DE (1) DE69128021T2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69322237T2 (de) * 1992-11-12 1999-07-08 United Memories Inc Leseverstärker für einen integrierten Speicher
US5369610A (en) * 1993-11-26 1994-11-29 United Microelectronics Corporation Static memory with improved write-recovery
US6101618A (en) * 1993-12-22 2000-08-08 Stmicroelectronics, Inc. Method and device for acquiring redundancy information from a packaged memory chip
JP3181479B2 (ja) * 1994-12-15 2001-07-03 沖電気工業株式会社 半導体記憶装置
EP0724209A1 (en) * 1995-01-25 1996-07-31 International Business Machines Corporation Power management system for integrated circuits
KR0171954B1 (ko) * 1995-06-30 1999-03-30 김주용 데이타 버스 구동 회로
US5864696A (en) * 1996-01-19 1999-01-26 Stmicroelectronics, Inc. Circuit and method for setting the time duration of a write to a memory cell
US5712584A (en) * 1996-01-19 1998-01-27 Sgs-Thomson Microelectronics, Inc. Synchronous stress test control
JPH09282886A (ja) * 1996-01-19 1997-10-31 Sgs Thomson Microelectron Inc メモリセルへの書込の開始をトラッキングする回路及び方法
JPH09231770A (ja) * 1996-01-19 1997-09-05 Sgs Thomson Microelectron Inc メモリセルへの書込を終了させる回路及び方法
US5657292A (en) * 1996-01-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Write pass through circuit
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US5701275A (en) * 1996-01-19 1997-12-23 Sgs-Thomson Microelectronics, Inc. Pipelined chip enable control circuitry and methodology
US5619456A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Synchronous output circuit
US5801563A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Output driver circuitry having a single slew rate resistor
US5661691A (en) * 1996-05-23 1997-08-26 Vanguard International Semiconductor Corporation Simple layout low power data line sense amplifier design
JPH1063581A (ja) * 1996-08-26 1998-03-06 Nec Corp メモリ書き込み制御回路
US5828239A (en) * 1997-04-14 1998-10-27 International Business Machines Corporation Sense amplifier circuit with minimized clock skew effect
JP3244048B2 (ja) * 1998-05-19 2002-01-07 日本電気株式会社 半導体記憶装置
KR100543200B1 (ko) * 1998-06-15 2006-04-12 주식회사 하이닉스반도체 스태틱램의 비트라인 클램핑회로
DE10032271C2 (de) 2000-07-03 2002-08-01 Infineon Technologies Ag MRAM-Anordnung
US6552943B1 (en) * 2000-08-31 2003-04-22 United Memories, Inc. Sense amplifier for dynamic random access memory (“DRAM”) devices having enhanced read and write speed
US6549452B1 (en) 2001-12-20 2003-04-15 Integrated Device Technology, Inc. Variable width wordline pulses in a memory device
US6862208B2 (en) * 2003-04-11 2005-03-01 Freescale Semiconductor, Inc. Memory device with sense amplifier and self-timed latch
KR100533384B1 (ko) * 2004-04-12 2005-12-06 주식회사 하이닉스반도체 저진폭 전압구동 글로벌 입출력 라인을 갖는 반도체메모리 장치
KR100720260B1 (ko) 2004-11-15 2007-05-22 주식회사 하이닉스반도체 반도체 메모리 장치의 로컬 입출력 라인 프리차지 회로
US20060245240A1 (en) * 2005-04-28 2006-11-02 Ibm Corporation Method and apparatus for reducing time delay through static bitlines of a static memory
US7324368B2 (en) * 2006-03-30 2008-01-29 Arm Limited Integrated circuit memory with write assist
US20070230004A1 (en) * 2006-04-04 2007-10-04 Johnson Yen Read channel/hard disk controller interface including power-on reset circuit
KR100837801B1 (ko) * 2006-06-29 2008-06-16 주식회사 하이닉스반도체 반도체 메모리 장치
JP4504397B2 (ja) 2007-05-29 2010-07-14 株式会社東芝 半導体記憶装置
US9013940B2 (en) * 2013-02-28 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier
US9281056B2 (en) 2014-06-18 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory and method of using the same
DE102017117791A1 (de) * 2016-09-30 2018-04-05 Taiwan Semiconductor Manufacturing Co. Ltd. Schaltung und Verfahren zum Schreiben auf eine Bitzelle
US10755770B2 (en) * 2016-09-30 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for writing to a bit cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778783A (en) * 1971-11-29 1973-12-11 Mostek Corp Dynamic random access memory
US3727196A (en) * 1971-11-29 1973-04-10 Mostek Corp Dynamic random access memory
JPS595989B2 (ja) * 1980-02-16 1984-02-08 富士通株式会社 スタティック型ランダムアクセスメモリ
US4570243A (en) * 1982-07-16 1986-02-11 Inmos Corporation Low power I/O scheme for semiconductor memories
US4575823A (en) * 1982-08-17 1986-03-11 Westinghouse Electric Corp. Electrically alterable non-volatile memory
JPS63144488A (ja) * 1986-12-06 1988-06-16 Fujitsu Ltd 半導体記憶装置
US4825413A (en) * 1987-02-24 1989-04-25 Texas Instruments Incorporated Bipolar-CMOS static ram memory device
US4862421A (en) * 1988-02-16 1989-08-29 Texas Instruments Incorporated Sensing and decoding scheme for a BiCMOS read/write memory
US4866674A (en) * 1988-02-16 1989-09-12 Texas Instruments Incorporated Bitline pull-up circuit for a BiCMOS read/write memory
US4939693A (en) * 1989-02-14 1990-07-03 Texas Instruments Incorporated BiCMOS static memory with improved performance stability

Also Published As

Publication number Publication date
DE69128021T2 (de) 1998-03-12
KR100228622B1 (ko) 1999-11-01
DE69128021D1 (de) 1997-11-27
EP0490652B1 (en) 1997-10-22
US5267197A (en) 1993-11-30
EP0490652A3 (en) 1993-01-27
EP0490652A2 (en) 1992-06-17
JP3322412B2 (ja) 2002-09-09
JPH04291093A (ja) 1992-10-15

Similar Documents

Publication Publication Date Title
KR920013449A (ko) 개선된 기록 구동기를 가지는 판독/기록 메모리
US4208730A (en) Precharge circuit for memory array
KR910010526A (ko) 페이지 소거 가능한 플래쉬형 이이피롬 장치
KR890010905A (ko) 반도체 기억장치 및 액세스방법
US5640355A (en) Semiconductor memory device
KR950020749A (ko) 반도체 불휘발성 기억장치
US4766333A (en) Current sensing differential amplifier
KR880004480A (ko) C-mos 반도체 메모리 회로
KR920013440A (ko) 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리
US5761134A (en) Data reading circuit
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
JP2511910B2 (ja) 半導体記憶装置
KR970016535A (ko) 어드레스 디코더
US4896299A (en) Static semiconductor memory device having function of resetting stored data
KR100318464B1 (ko) 재쓰기회로를갖는스태틱램디바이스
KR100342595B1 (ko) 반도체기억장치
KR100249160B1 (ko) 반도체 메모리장치
US4821237A (en) Semiconductor memory device
JPH02146180A (ja) 半導体メモリ装置
US5963486A (en) Bit switch circuit and bit line selection method
KR950001773A (ko) 반도체 메모리 장치
KR100298434B1 (ko) 센스 앰프 구동 회로
KR910005309A (ko) 반도체 메모리장치
KR920008763A (ko) 스테어틱 램의 데이터 라인 등화회로 및 등화방법
KR100420085B1 (ko) 저전력 스태틱 랜덤 액세스 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060810

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee