KR970067365A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970067365A
KR970067365A KR1019970007621A KR19970007621A KR970067365A KR 970067365 A KR970067365 A KR 970067365A KR 1019970007621 A KR1019970007621 A KR 1019970007621A KR 19970007621 A KR19970007621 A KR 19970007621A KR 970067365 A KR970067365 A KR 970067365A
Authority
KR
South Korea
Prior art keywords
bit line
line pairs
amplifier
bar
presense
Prior art date
Application number
KR1019970007621A
Other languages
English (en)
Other versions
KR100239958B1 (ko
Inventor
타까시 오자와
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR970067365A publication Critical patent/KR970067365A/ko
Application granted granted Critical
Publication of KR100239958B1 publication Critical patent/KR100239958B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 메모리 셀 어레이 미세화를 도모하고 또한 데이타 판독 동작시에 비트선을 전진폭동작시키면서 데이타 판독 속도를 고속화할 수 있는 반도체 기억장치를 제공하는 것에 관한 것이다.
메모리 셀 어레이는 다수의 워드선(WL)과 비트선쌍(BL,바BL)간에 각각 기억 셀(C)이 접속되어 구성된다. 워드선(WL)에서 선택된 기억 셀(C)로부터 비트선쌍(BL,바BL)으로 셀 정보가 판독되고 비트선쌍(BL,바BL)으로 판독된 셀 정보가 메인 센스 증폭기(5)에서 증폭되어 판독 데이터(OUT, 바OUT)로서 출력한다. 셀 정보에 의거한 비트선쌍(BL,바BL)의 전위차를 증폭하여 메인 센스 증폭기(5)로 출력하는 프리 센스 증폭기(14)가 비트선쌍(BL,바BL)에 접속되어 있다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리 설명도, 제2도는 일 실시 형태를 나타내는 회로도.

Claims (5)

  1. 다수의 워드 선과 비트선쌍 간에 각각 기억 셀을 접속하여 메모리 셀 어레이를 구성하고, 워드선에서 선택된 기억 셀로부터 비트선쌍으로 셀 정보를 판독하고 상기 비트선쌍으로 판독된 셀 정보를 메인 센스 증폭기에서 증폭하여 판독 데이터로서 출력하는 반도체 기억장치에 있어서 상기 셀 정보에 의하여 상기 비트선쌍의 전위차를 증폭하여 상기 메인 센스 증폭기로 출력하는 프리 센스 증폭기를 상기 비트선쌍에 접속한 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서, 상기 비트선쌍에는 각각 복수의 기억셀로 구성되는 복수의 블럭 기억 셀을 접속하고 상기 각 블럭마다에 상기 프리 센스 증폭기를 설치하며, 상기 프리 센스 증폭기는 블럭 내의 기억 셀이 선택될 때 활성화되어 비트선쌍의 전위차를 증폭하는 것을 특징으로 하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 프리 센스 증폭기는 상기 블럭 내의 워드선 선택신호를 지연시키는 지연 회로로부터 출력되는 제어 신호에 의하여 활성화되는 것을 특징으로 하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 프리 센스 증폭기는 상기 블럭 내의 워드선 선택신호를 지연시키는 지연 회로로부터 출력되는 제어 신호에 의하여 활성화하고 상기 프리 센스 증폭기의 활성화 후에 상기 메인 센스 증폭기를 활성화하는 것을 특징으로 하는 반도체 기억장치.
  5. 제2항에 있어서, 상기 프리 센스 증폭기는 상기 메인 센스 증폭기로부터 멀리 위치하는 것일수록 부하구동능력을 높인 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970007621A 1996-03-14 1997-03-07 반도체 기억장치 KR100239958B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP058006 1996-03-14
JP8058006A JPH09251782A (ja) 1996-03-14 1996-03-14 半導体記憶装置
JP58006 1996-03-14

Publications (2)

Publication Number Publication Date
KR970067365A true KR970067365A (ko) 1997-10-13
KR100239958B1 KR100239958B1 (ko) 2000-01-15

Family

ID=13071898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007621A KR100239958B1 (ko) 1996-03-14 1997-03-07 반도체 기억장치

Country Status (3)

Country Link
US (1) US5870344A (ko)
JP (1) JPH09251782A (ko)
KR (1) KR100239958B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066965A (en) * 1997-12-11 2000-05-23 Evsx, Inc. Method and apparatus for a N-nary logic circuit using 1 of 4 signals
US6069836A (en) * 1997-12-11 2000-05-30 Evsx, Inc. Method and apparatus for a RAM circuit having N-nary word line generation
US6069497A (en) 1997-12-11 2000-05-30 Evsx, Inc. Method and apparatus for a N-nary logic circuit using 1 of N signals
JPH11238381A (ja) * 1998-02-19 1999-08-31 Nec Corp メモリ読み出し回路およびｓｒａｍ
JP2000132969A (ja) * 1998-10-28 2000-05-12 Nec Corp ダイナミックメモリ装置
KR100576844B1 (ko) 1998-10-29 2006-05-10 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
JP2001006367A (ja) 1999-06-21 2001-01-12 Mitsubishi Electric Corp 半導体記憶装置
US6542424B2 (en) 2001-04-27 2003-04-01 Hitachi, Ltd. Semiconductor integrated circuit device using static memory cells with bit line pre-amplifier and main amplifier
US6888758B1 (en) 2004-01-21 2005-05-03 Sandisk Corporation Programming non-volatile memory
US7068539B2 (en) * 2004-01-27 2006-06-27 Sandisk Corporation Charge packet metering for coarse/fine programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
US7139198B2 (en) * 2004-01-27 2006-11-21 Sandisk Corporation Efficient verification for coarse/fine programming of non-volatile memory
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
US7173859B2 (en) * 2004-11-16 2007-02-06 Sandisk Corporation Faster programming of higher level states in multi-level cell flash memory
US7092290B2 (en) * 2004-11-16 2006-08-15 Sandisk Corporation High speed programming system with reduced over programming
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7486561B2 (en) * 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7474561B2 (en) * 2006-10-10 2009-01-06 Sandisk Corporation Variable program voltage increment values in non-volatile memory program operations
US7450426B2 (en) * 2006-10-10 2008-11-11 Sandisk Corporation Systems utilizing variable program voltage increment values in non-volatile memory program operations
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US8837244B2 (en) * 2011-07-06 2014-09-16 Mediatek Inc. Memory output circuit
KR20140028542A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142591A (ja) * 1984-12-13 1986-06-30 Toshiba Corp 半導体記憶装置
US5088065A (en) * 1987-09-04 1992-02-11 Hitachi, Ltd. Static type semiconductor memory
US5293338A (en) * 1990-02-22 1994-03-08 Sharp Kabushiki Kaisha Peripheral circuit in a dynamic semiconductor memory device enabling a time-saving and energy-saving data readout
JP2611504B2 (ja) * 1990-06-15 1997-05-21 日本電気株式会社 半導体メモリ
JP3317746B2 (ja) * 1993-06-18 2002-08-26 富士通株式会社 半導体記憶装置
US5424985A (en) * 1993-06-30 1995-06-13 Sgs-Thomson Microelectronics, Inc. Compensating delay element for clock generation in a memory device
KR100387971B1 (ko) * 1994-04-27 2003-09-13 가부시끼가이샤 히다치 세이사꾸쇼 논리게이트회로,반도체메모리장치의센스회로및그들을사용한반도체메모리장치.
US5602774A (en) * 1995-11-16 1997-02-11 University Of Waterloo Low-power BiCMOS/ECL SRAM
US5627789A (en) * 1995-12-27 1997-05-06 Intel Corporation Sense amplifier circuitry for differential semiconductor memories

Also Published As

Publication number Publication date
US5870344A (en) 1999-02-09
JPH09251782A (ja) 1997-09-22
KR100239958B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR970067365A (ko) 반도체 기억장치
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR880010424A (ko) 스태틱형 반도체 기억장치
KR930003153A (ko) 반도체집적 회로장치
US5323345A (en) Semiconductor memory device having read/write circuitry
KR860003604A (ko) 반도체 메모리 장치
KR920020499A (ko) 반도체 기억 장치
KR920017115A (ko) 반도체기억장치
JPH0528767A (ja) 副入出力線を有するデータ伝送回路
KR100885009B1 (ko) 반도체 기억 장치
TW358940B (en) Semiconductor storage device
KR950006854A (ko) 반도체 기억장치 및 그 구동방법
KR970022757A (ko) 메모리 소자내의 메인앰프의 배치구조
KR970003244A (ko) 반도체 메모리 장치
KR920018752A (ko) 반도체 기억장치
KR860002156A (ko) 반도체 장치
KR101265700B1 (ko) 반도체 메모리 장치
KR960018902A (ko) 동기식 메모리장치
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR900010778A (ko) 반도체 메모리장치
KR20060023200A (ko) 분리형 글로발 입출력라인쌍을 가지는 스택뱅크구조의반도체 메모리 장치
KR100228525B1 (ko) 더미셀을 이용한 비트라인 센싱방법
KR0168159B1 (ko) 플래쉬 메모리 장치
KR100564557B1 (ko) 전류 센스 앰프를 구비한 메모리장치
JP3204346B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee