KR960018902A - 동기식 메모리장치 - Google Patents

동기식 메모리장치 Download PDF

Info

Publication number
KR960018902A
KR960018902A KR1019950042417A KR19950042417A KR960018902A KR 960018902 A KR960018902 A KR 960018902A KR 1019950042417 A KR1019950042417 A KR 1019950042417A KR 19950042417 A KR19950042417 A KR 19950042417A KR 960018902 A KR960018902 A KR 960018902A
Authority
KR
South Korea
Prior art keywords
address
data
latch
selector
outputting
Prior art date
Application number
KR1019950042417A
Other languages
English (en)
Other versions
KR100373221B1 (ko
Inventor
다까시 아끼오까
노보루 아끼야마
마사히로 이와무라
세이고 유꾸따게
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960018902A publication Critical patent/KR960018902A/ko
Application granted granted Critical
Publication of KR100373221B1 publication Critical patent/KR100373221B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

메모리장치에 관한 것으로써, 종래의 동기식 메모리장치보다 사이를 시간을 단축하기 위해, 메모리셀에서 출력되는 비트선의 신호의 출력전위를 증폭하기 위한 센스앰프마다 출력래치를 여러개 마련하고, 이 출력래치를 셀렉터와 출력버퍼간에 마련하지 않고 메모리셀어레이와 셀렉터간에 마련하며, 또 어드레스액세스시간을 단축하기 위해, 어드레스디코더에서 메모리셀어레이까지의 어드레스액세스시간을 결정하는 패스에는 래치를 마련하지 않고, 또 메모리셀어레이에서 리드된 여러개의 데이타를 이 래치에 유지하고, 이들 래치중에서 소정의 데이타를 셀렉터로 선택하기 위해 클럭신호에 의해서 선택할 래치 또는 데이타를 지정하는 선택신호를 유지, 출력하는 선택신호래치를 어드레스버퍼에서 출력래치까지의 패스와는 다른 패스에 마련된다.
이러한 메모리장치에 의해, 사이클시간이 단축된다.

Description

동기식 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 동기식 메모리장치의 구성예를 도시한 도면.
제4도는 본 발명의 동기식 메모리장치의 동작타이밍예를 도시한 도면.

Claims (3)

  1. 어드레스데이타를 입력하기 위한 입력버퍼, 상기 입력버퍼에 유지된 상기 어드레스데이타를 클럭신호에 의해서 페치하여 출력하는 입력래치, 상기 입력래치로부터의 어드레스데이타를 디코드하는 디코더, 메모리셀을 여러개 갖고, 상기 디코더의 디코드에 따라서 소정의 메모리셀에 유지되어 있는 데이타를 비트선을 거쳐서 출력하는 메모리셀어레이, 소정의 비트선을 거쳐서 출력된 데이타의 신호를 증폭하는 센스앰프 상기 센스앰프로부터의 데이타를 상기 클럭신호에 따라서 페치하여 출력하는 출력래치 및 상기 출력래치로부터의 데이타를 유지하여 출력하는 출력버퍼를 갖는 것을 특징으로 하는 동기식 메모리장치.
  2. 어드레스데이타를 입력하기 위한 입력버퍼, 상기 입력버퍼에 유지된 상기 어드레스데이타를 클럭신호에 의해서 페치하여 출력하는 입력래치, 상기 입력래치로부터의 어드레스데이타를 디코드하는 디코더, 메모리셀을 여러개 갖고, 상기 디코더의 디코드에 따라서 소정의 여러개의 메모리셀에 유지되어 있는 데이타를 비트선을 거쳐서 출력하는 메모리셀어레이, 소정의 여러개의 비트선을 거쳐서 출력된 데이타의 신호를 증폭하는 센스앰프, 상기 디코더의 디코드에 따라서 상기 메모리셀어레이에서 빼낸 여러개의 데이타에서 1개의 데이타를 선택하기 위한 선택정보를 상기 클럭신호에 따라서 유지, 출력하는 선택정보래치, 상기 센스앰프로부터의 데이타를 상기 클럭신호에 따라서 페치하여 출력하는 출력래치 및 상기 선택정보래치로부터의 선택정보에 따라서 상기 출력래치의 여러개의 데이타에서 1개의 데이타를 선택적으로 셀렉터, 상기 셀렉터에 의해서 선택된 데이타를 유지하여 출력하는 출력버퍼를 갖는 것을 특징으로 하는 동기식 메모리장치.
  3. 데이타를 유지하는 메모리셀어레이의 X어드레스가 입력되는 X어드레스입력버퍼, 상기 메모리셀어레이의 Y어드레스가 입력되는 Y어드레스 입력버퍼, 상기 X어드레스와 상기 Y어드레스에 의해 지정되는 여러개의 데이타중에서 1개의 데이타를 지정하는 셀렉터어드레스가 입력되는 셀렉터어드레스입력버퍼, 상기 X어드레스입력버퍼로부터의 X어드레스를 클럭신호에 의해서 페치하여 출력하는 X어드레스입력래치, 상기 Y어드레스입력버퍼로부터의 Y어드레스를 클럭신호에 의해서 페치하여 출력하는 Y어드레스입력래치, 상기 셀렉터어드레스입력버퍼로부터의 셀렉터어드레스를 클럭신호에 의해서 페치하여 출력하는 셀렉터어드레스입력래치, 상기 X어드레스입력래치로부터의 X어드레스를 디코드하는 X어드레스디코더, 상기 Y어드레스입력래치로부터의 Y어드레스를 디코드하는 Y어드레스디코더, 상기 셀렉터어드레스입력래치로부터의 셀렉터어드레스를 디코드하는 셀렉터어드레스디코더, 상기 X어드레스디코더에 의한 X어드레스의 디코드와 상기 Y어드레스디코더에 의한 Y어드레스의 디코드에 의해서 지정되는 위치에서 비트선을 거쳐서 여러개의 데이타를 리드하거나 라이트하는 메모리셀어레이, 상기 메모리셀어레이로부터의 여러개의 데이타의 각각을 비트선마다 빼내고, 각가의 데이타의 신호를 증폭하는 센스앰프, 상기 센스앰프로부터의 증폭된 데이타의 신호를 상기 클럭신호에 의해서 페치하여 출력하는 출력래치, 셀렉터어드레스디코더의 디코드에 따라서 상기 메모리셀어레이에서 빼내는 여러개의 데이타에서 1개의 데이타를 선택하기 위한 셀렉터 어드레스를 상기 클럭신호에 따라서 유지, 출력하는 셀렉터어드레스래치, 상기 셀렉터어드레스래치로부터의 셀렉터어드레스에 따라서 상기 출력래치에 유지되어 있는 여러개의 데이타에서 1개의 데이타를 선택하는 셀렉터 및 상기 셀렉터에 의해서 선택된 데이타를 유지하여 출력하는 출력버퍼를 갖는 것을 특징으로 하는 동기식 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042417A 1994-11-25 1995-11-21 동기식메모리장치 KR100373221B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29089694A JP3161254B2 (ja) 1994-11-25 1994-11-25 同期式メモリ装置
JP94-290896 1994-11-25

Publications (2)

Publication Number Publication Date
KR960018902A true KR960018902A (ko) 1996-06-17
KR100373221B1 KR100373221B1 (ko) 2003-07-18

Family

ID=17761913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042417A KR100373221B1 (ko) 1994-11-25 1995-11-21 동기식메모리장치

Country Status (6)

Country Link
US (1) US5661693A (ko)
EP (1) EP0714100B1 (ko)
JP (1) JP3161254B2 (ko)
KR (1) KR100373221B1 (ko)
CA (1) CA2163580C (ko)
DE (1) DE69522909T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1197867A3 (en) * 1996-06-06 2005-12-14 Freescale Semiconductor, Inc. Method for accessing memory
US5886929A (en) * 1997-04-21 1999-03-23 Artisan Components, Inc. High speed addressing buffer and methods for implementing same
TW374919B (en) * 1997-08-28 1999-11-21 Hitachi Ltd Synchronous memory unit
KR100343290B1 (ko) * 2000-03-21 2002-07-15 윤종용 반도체 메모리 장치의 입출력 감지 증폭기 회로
US9263100B2 (en) * 2013-11-29 2016-02-16 Freescale Semiconductor, Inc. Bypass system and method that mimics clock to data memory read timing
US10310743B2 (en) * 2017-09-25 2019-06-04 Micron Technology, Inc. Latency improvements between sub-blocks

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
JPS6421786A (en) 1987-07-15 1989-01-25 Nec Corp Semiconductor memory
KR970008786B1 (ko) * 1987-11-02 1997-05-29 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로
TW198135B (ko) 1990-11-20 1993-01-11 Oki Electric Ind Co Ltd
US5258951A (en) * 1992-07-27 1993-11-02 Motorola, Inc. Memory having output buffer enable by level comparison and method therefor
JP2975777B2 (ja) * 1992-08-28 1999-11-10 株式会社東芝 集積回路
US5343428A (en) * 1992-10-05 1994-08-30 Motorola Inc. Memory having a latching BICMOS sense amplifier
JPH07211077A (ja) * 1993-12-03 1995-08-11 Toshiba Micro Electron Kk 半導体記憶装置
JPH1021786A (ja) * 1996-06-28 1998-01-23 Niles Parts Co Ltd 摺動スイッチの接点構造

Also Published As

Publication number Publication date
DE69522909T2 (de) 2002-06-20
JPH08147972A (ja) 1996-06-07
KR100373221B1 (ko) 2003-07-18
DE69522909D1 (de) 2001-10-31
EP0714100B1 (en) 2001-09-26
EP0714100A2 (en) 1996-05-29
EP0714100A3 (en) 1996-11-27
CA2163580C (en) 1999-01-05
CA2163580A1 (en) 1996-05-26
US5661693A (en) 1997-08-26
JP3161254B2 (ja) 2001-04-25

Similar Documents

Publication Publication Date Title
KR930000635B1 (ko) 스태틱형 반도체메모리
KR100627986B1 (ko) 동기식 파이프라인 버스트 메모리 및 그 동작 방법
KR850008023A (ko) 반도체 기억장치
DE60130437D1 (de) Simultaner mehrbank für flash-speicher
KR930020467A (ko) 불휘발성 반도체 기억장치
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR970067365A (ko) 반도체 기억장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR920013472A (ko) 반도체 기억장치
KR940007884A (ko) 반도체 장치
KR970029874A (ko) 불휘발성 반도체 메모리의 데이타 리드회로
KR960012002A (ko) 반도체 메모리와 그 사용방법, 컬럼 디코더 및 화상 프로세서
KR0175192B1 (ko) 반도체 기억 장치
KR910020733A (ko) 스태틱형 메모리
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR910013285A (ko) 불휘발성 반도체메모리
KR960042730A (ko) 반도체기억장치
KR960008849A (ko) 반도체 기억장치
KR0158933B1 (ko) 반도체 기억 장치
KR960015230A (ko) 반도체 기억 장치
KR960018902A (ko) 동기식 메모리장치
KR100639637B1 (ko) 반도체 기억 장치
KR100281399B1 (ko) 반도체 기억 장치
KR950024353A (ko) 불휘발성 메모리회로
KR960002010A (ko) 순차 액세스 동작을 수행하는 메모리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee